[发明专利]屏蔽型IGBT结构及其制造方法

说明书

本发明涉及一种屏蔽型IGBT结构及其制造方法，它包括集电极金属、P型集电极区、N型缓冲层、N型外延层、N型积累层、P型体区、第一类沟槽、第二类沟槽、第一类导电多晶硅、第二类导电多晶硅、栅氧层、N型源区、绝缘介质层与发射极金属；第一类沟槽与第二类沟槽呈间隔设置，第一类沟槽从N型源区的上表面依次穿透P型体区与N型积累层并最后进入N型外延层内，在第一类沟槽的侧面与底面设有栅氧层，栅氧层包裹所述第一类导电多晶硅；第二类沟槽从N型源区的上表面穿透P型体区与并最后进入N型积累层内，在第二类沟槽的侧面与底面设有栅氧层，栅氧层包裹第二类导电多晶硅。本发明器件的栅极电容极小，开关损耗较小，器件的可靠性得到了大幅提升。

技术领域

本发明涉及一种半导体器件及制造方法，具体地说是一种屏蔽型IGBT结构及其制造方法。

背景技术

绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor，简称IGBT）作为绝缘栅控制的双极型器件，其体内的非平衡载流子浓度越高则其电导调制效应越显著，其电流密度越高。为了提高非平衡载流子浓度，通常的做法是在P型体区下方设置一层高浓度N型杂质掺杂的积累层，这种做法增强了漂移区的电导调制效应，减小了正向压降，但是这种方法会明显增加器件的开关损耗，同时非平衡载流子浓度提高后，在IGBT短路过程中，非平衡载流子会影响栅极电位，导致栅极电位出现剧烈震荡，影响了器件的可靠性。

现有的IGBT结构如附图14所示，它包括集电极金属1，集电极金属1上依次设置有P型集电极区2、N型缓冲层3和N型外延层4，N型外延层4的上表面间隔设置有栅极沟槽，N型外延层4的上表面设有N型积累层5，在N型积累层5的上表面设有P型体区6，在P型体区6的上表面设有N型源区12，栅极沟槽从N型外延层4的上表面依次穿透N型源区12、P型体区6与N型积累层5，最后进入N型外延层4内。在外延层顶部与沟槽顶部设置有绝缘介质层13，在绝缘介质层13上方设置有发射极金属14，发射极金属14通过两个相邻沟槽之间的通孔与P型体区6、N型源区12欧姆接触。

传统IGBT结构由于栅极沟槽深度较深，使得栅极电容较大，开关损耗增加，并且由于栅极沟槽与N型积累层5、N型外延层4的接触面积较大，导致栅极电位极容易受到载流子的影响，导致器件可靠性下降。

因此，亟需一种新的IGBT元胞结构，以避免载流子存储层对IGBT开关损耗及短路可靠性的不利影响。

发明内容

本发明的目的之一是克服现有技术中存在的不足，提供一种能降低开关损耗且能提升短路过程可靠性的屏蔽型IGBT结构。

本发明的另一目的是提供一种屏蔽型IGBT结构的制造方法。

按照本发明提供的技术方案，所述屏蔽型IGBT结构，它包括集电极金属、P型集电极区、N型缓冲层、N型外延层、N型积累层、P型体区、第一类沟槽、第二类沟槽、第一类导电多晶硅、第二类导电多晶硅、栅氧层、N型源区、绝缘介质层与发射极金属；

在集电极金属的上表面设有P型集电极区，在P型集电极区的上表面设有N型缓冲层，在N型缓冲层的上表面设有N型外延层，在N型外延层的上表面设有N型积累层，在N型积累层的上表面设有P型体区，在P型体区的上表面设有N型源区，在N型源区的上表面设有绝缘介质层，在绝缘介质层的上表面设有发射极金属；

所述第一类沟槽与第二类沟槽呈间隔设置，第一类沟槽从N型源区的上表面依次穿透P型体区与N型积累层并最后进入N型外延层内，在第一类沟槽的侧面与底面设有栅氧层，栅氧层包裹所述第一类导电多晶硅；第二类沟槽从N型源区的上表面穿透P型体区与并最后进入N型积累层内，在第二类沟槽的侧面与底面设有栅氧层，栅氧层包裹所述第二类导电多晶硅；

所述发射极金属通过相邻两个沟槽之间的第一发射极金属连接柱与N型源区以及P型体区欧姆接触，发射极金属通过第二发射极金属连接柱与第一类导电多晶硅欧姆接触。