[发明专利]一种低触发电压的ESD保护结构、集成电路及设备

权利要求书

1.一种SOI集成电路的低触发电压的ESD保护结构，其特征在于，包括：

依次相连排布于顶硅层的第一P阱区、第一N阱区和第二P阱区；

依次排布的第一P+区、第一N+区、第二P+区、第二N+区、第三N+区、第四N+区和第五N+区；其中，所述第一P+区和所述第一N+区位于所述第一P阱区中，所述第二P+区和所述第二N+区位于所述第一N阱区中，所述第三N+区位于所述第一N阱区和所述第二P阱区连接处，所述第四N+区和所述第五N+区位于所述第二P阱区中；

其中，所述第一P+区和所述第一N+区与阴极导通连接；所述第二P+区和所述第二N+区与阳极导通连接；

其中，位于所述第三N+区和所述第四N+区之间的所述第二P阱区上方设置有第一栅极，位于所述第四N+区和所述第五N+区之间的所述第二P阱区上方设置有第二栅极；所述第一栅极和所述第二栅极均与所述阴极导通连接；所述第五N+区与所述阳极导通连接。

2.如权利要求1所述的结构，其特征在于，从所述阳极到所述阴极的正向电流泄放路径依次为所述第二P+区、所述第一N阱区、所述第一P阱区和所述第一N+区。

3.如权利要求1所述的结构，其特征在于，还包括：

位于所述第一P阱区中的第三P+区，所述第三P+区位于第一N+区和所述第二P+区之间。

4.如权利要求1所述的结构，其特征在于，还包括：

位于所述第一P阱区和所述第一N阱区连接处的第六N+区。

5.如权利要求4所述的结构，其特征在于，从所述阳极到所述阴极的正向电流泄放路径依次为所述第二P+区、所述第一N阱区、所述第六N+区、所述第一P阱区和所述第一N+区。

6.如权利要求1所述的结构，其特征在于，有源区上设置有多晶硅层。

7.如权利要求1所述的结构，其特征在于，所述第一P阱区下方设置有第三P阱区，所述第一N阱区下方设置有第二N阱区，所述第二P阱区下方设置有第四P阱区；所述第一N阱区的掺杂浓度大于第二N阱区，所述第一P阱区的掺杂浓度大于第三P阱区，所述第二P阱区的掺杂浓度大于第四P阱区。

8.如权利要求1所述的结构，其特征在于：

所述第一N阱区、所述第一P阱区和所述第二P阱区下方依次为双深N阱隔离结构、P型顶硅层、埋氧化层和背衬底；

所述第一P阱区远离所述第一N阱区的一侧，和所述第二P阱区远离所述第一N阱区的一侧均设置有浅槽隔离结构。

9.一种SOI集成电路，其特征在于，包括权利要求1～8任一所述的ESD保护结构。

10.一种电子设备，其特征在于，包括权利要求9所述的SOI集成电路。