[发明专利]半导体存储装置

说明书

实施方式提供一种能够抑制电力消耗的半导体存储装置。实施方式的半导体存储装置包含第1至第4绝缘区域、以及第1及第2柱。多个第1绝缘区域沿着与第1方向交叉的第2方向设置。第1柱沿着第1方向贯通第2导电体层且设置于多个第1绝缘区域间。多个第2绝缘区域沿着第2方向设置。第2柱沿着第1方向贯通第7导电体层且设置于多个第2绝缘区域间。第3绝缘区域在第1绝缘区域与第2绝缘区域之间，沿着第2方向设置。第4绝缘区域在俯视下与第3绝缘区域隔开，且设置于第2导电体层与第7导电体层之间。

[相关申请]

本申请享有以日本专利申请2019-133747号(申请日：2019年7月19日)为基础申请的优先权。本申请通过参考该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及一种半导体存储装置。

背景技术

已知有一种能够非易失地存储数据的NAND(Not AND，与非)型闪存。

发明内容

本发明要解决的问题是提供一种能够抑制电力消耗的半导体存储装置。

实施方式的半导体存储装置包含衬底、第1至第11导电体层、第1至第4绝缘区域以及第1及第2柱。第1导电体层设置于衬底的上方。第2导电体层设置于第1导电体层的上方。第3导电体层及第4导电体层在第2导电体层的上方，彼此在第1方向上分离地积层。第5导电体层及第6导电体层在第2导电体层的上方，与第3导电体层及第4导电体层相互隔开且分别设置于同一层。多个第1绝缘区域沿着与第1方向交叉的第2方向设置在第3导电体层与第5导电体层之间、且第4导电体层与第6导电体层之间。第1柱沿着第1方向贯通所述第2导电体层且设置于多个第1绝缘区域间，并且包含第1半导体层及第1绝缘体层。第1半导体层与第1导电体层接触。第1绝缘体层设置于第1半导体层与第2至第6导电体层之间。第7导电体层在第1导电体层的上方，与第2导电体层相互隔开且设置于与其相同的层。第8导电体层及第9导电体层在第7导电体层的上方，彼此在第1方向上分离地积层。第10导电体层及第11导电体层在第7导电体层的上方，与第8导电体层及第9导电体层相互隔开且分别设置于同一层。多个第2绝缘区域沿着第2方向设置在第8导电体层与第10导电体层之间且第9导电体层与第11导电体层之间。第2柱沿着第1方向贯通所述第7导电体层且设置于多个第2绝缘区域间，并且包含第2半导体层及第2绝缘体层。第2半导体层与第1导电体层接触。第2绝缘体层设置于第2半导体层与第7至第11导电体层之间。第3绝缘区域沿着第2方向设置在第3至第6导电体层与第8至第11导电体层之间。第4绝缘区域在俯视下与第3绝缘区域隔开，且设置于第2导电体层与第7导电体层之间。

附图说明

图1是表示实施方式的半导体存储装置的构成例的框图。

图2是表示实施方式的半导体存储装置所具备的存储胞阵列的电路构成的一例的电路图。

图3是表示实施方式的半导体存储装置所具备的存储胞阵列的平面布局的一例的俯视图。

图4是表示实施方式的半导体存储装置所具备的存储胞阵列的平面布局的一例的俯视图。

图5是表示实施方式的半导体存储装置所具备的存储胞阵列的平面布局的一例的俯视图。

图6是表示实施方式的半导体存储装置所具备的存储胞阵列的剖面结构的一例的沿着图5的VI-VI线的剖视图。

图7是表示实施方式的半导体存储装置所具备的存储胞阵列的剖面结构的一例的沿着图5的VII-VII线的剖视图。

图8是表示实施方式的半导体存储装置中的制造中途的存储胞阵列的平面布局的一例的俯视图。

图9是表示实施方式的半导体存储装置中的制造中途的存储胞阵列的剖面结构的一例的沿着图8的IX-IX线的俯视图。