[发明专利]用于增强的异构集成的嵌套架构

说明书

本文中所公开的实施例包括电子封装以及形成这样的电子封装的方法。在实施例中，电子封装包括基底衬底。基底衬底可以具有多个贯穿衬底通孔。在实施例中，第一管芯在基底衬底上方。在实施例中，第一腔设置到基底衬底中。在实施例中，第一腔至少部分地在第一管芯的占用区内。在实施例中，第一构件在第一腔中。

技术领域

本公开的实施例涉及电子封装，并且更特别地涉及具有附接到基底衬底（basesubstrate）的一个或多个管芯和嵌入基底衬底中的腔中的一个或多个构件的多芯片封装架构。

背景技术

对于提高的性能和减小的规格（form factor）的需求正在使封装架构朝着多芯片式集成架构推进。多芯片式集成虑及在不同的过程节点（process node）处制造的管芯实现到单个电子封装中。然而，当前的多芯片架构导致不适合于一些用例的较大规格或在其它情况下对于终端用户不是理想的。

附图说明

图1A是根据实施例的具有基底衬底的电子封装的横截面图示，所述电子封装具有第一管芯和嵌入第一管芯的下方的基底衬底中的腔中的第一构件。

图1B是根据实施例的具有基底衬底的电子封装的横截面图示，所述电子封装具有第一管芯、第二管芯以及嵌入第一管芯和第二管芯下方的基底衬底中的腔中的构件。

图1C是根据实施例的具有基底衬底的电子封装的横截面图示，所述电子封装具有第一管芯、第二管芯以及嵌入第一管芯的下方的基底衬底中的腔中的构件。

图1D是根据实施例的具有基底衬底的电子封装的横截面图示，所述电子封装具有第一管芯、第二管芯、嵌入基底衬底中的第一腔中的第一构件以及嵌入基底衬底中的第二腔中的第二构件。

图1E是根据实施例的具有基底衬底的电子封装的横截面图示，所述电子封装具有第一管芯、第二管芯、具有与第一管芯和第二管芯面对面的配置的第一构件以及与第一管芯和第二管芯背对面的配置的第二构件。

图1F是根据实施例的具有基底衬底的电子封装的横截面图示，所述电子封装具有第一管芯、第二管芯、没有贯穿衬底通孔（through substrate vias）的第一构件以及具有贯穿衬底通孔的第二构件。

图1G是根据实施例的具有基底衬底的电子封装的横截面图示，所述电子封装具有第一管芯、第二管芯、第一构件以及第二构件。

图1H是根据实施例的具有基底衬底的、包括管芯的堆叠件（stack）的电子封装的横截面图示。

图1I是根据实施例的包括基底衬底中的多个桥（bridge）的电子封装的平面图图示，所述多个桥将第一管芯连接到第二管芯。

图1J是根据实施例的包括基底衬底中的多个桥的电子封装的平面图图示，所述多个桥将将第一管芯连接到第二管芯并且将第一管芯连接到第三管芯。

图1K是根据实施例的电子封装的平面图图示，所述电子封装包括基底管芯中的将第一管芯连接到第二管芯的多个桥以及嵌入第一管芯和第二管芯下方的基底管芯中的多个管芯。

图2A是根据实施例的具有进入基底衬底中的贯穿衬底通孔（TSV）的基底衬底的横截面图示。

图2B是根据实施例的在基底衬底变薄之后基底衬底的横截面图示。

图2C是根据实施例的在附接载体之后基底衬底的横截面图示。

图2D是根据实施例的在腔形成到基底衬底中之后的横截面图示。

图2E是根据实施例的在构件附接到通过腔暴露的衬垫之后的横截面图示。

图2F是根据实施例的在构件嵌入模制层中之后的横截面图示。

图2G是根据实施例的在使基底衬底平面化以使TSV暴露之后的横截面图示。