[发明专利]半导体结构的检测方法及检测装置

说明书

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的检测方法及检测装置。所述半导体结构的检测方法包括如下步骤：提供一待测样品，所述待测样品中具有一待测键合界面；固定所述待测样品于第一基板中，使得至少所述待测样品中的所述待测键合界面暴露于所述第一基板表面；施加剪切应力于暴露的所述待测样品的侧面，获取所述待测键合界面在所述剪切应力作用下的界面信息。本发明填补了晶圆键合强度受剪切应力影响的实验空白，缩短了对键合界面键合程度检测的时间，且提高了检测结果的可靠性和准确性，为改善半导体结构的性能提供了重要参考。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的检测方法及检测装置。

背景技术

随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。

3D NAND存储器等半导体结构的制造流程中，通常会用到键合工艺。而在键合结束之后，需要对键合在一起的两片晶圆之间的键合程度进行评估，这对工艺制程的改进以及最终产品性能的评估具有重要意义。但是，现有的对键合界面键合程度的评估方法可靠性较低，而且耗时长，评估效率较低。

因此，如何提高对键合界面键合程度验证的可靠性，从而改善半导体结构的性能，是目前亟待解决的技术问题。

发明内容

本发明提供一种半导体结构的检测方法及检测装置，用于解决现有的评估方法不能对剪切应力作用下的键合界面的性能进行验证的问题，以改善半导体结构的性能。

为了解决上述问题，本发明提供了一种半导体结构的检测方法，包括如下步骤：

提供一待测样品，所述待测样品中具有一待测键合界面；

固定所述待测样品于第一基板中，使得至少所述待测样品中的所述待测键合界面暴露于所述第一基板表面；

施加剪切应力于暴露的所述待测样品的侧面，获取所述待测键合界面在所述剪切应力作用下的界面信息。

可选的，提供一待测样品的具体步骤包括：

形成一半导体结构，所述半导体结构包括衬底以及位于所述衬底一侧的键合界面；

分割所述半导体结构为多个所述待测样品、并分割所述键合界面为多个所述待测键合界面。

可选的，分割所述半导体结构为多个所述待测样品的具体步骤包括：

沿垂直于所述衬底的方向切割所述半导体结构为多个所述待测样品。

可选的，分割所述半导体结构为多个所述待测样品的具体步骤包括：

连接所述半导体结构与一第二基板，所述第二基板与所述衬底位于所述键合界面的相对两侧；

沿垂直于所述衬底的方向切割所述半导体结构与所述第二基板，形成多个所述待测样品以及与多个所述待测样品一一连接的多个第二子基板。

可选的，固定所述待测样品于第一基板中的具体步骤包括：

提供一第一基板，所述第一基板中具有多个凹槽；

一一固定多个所述第二子基板于多个所述凹槽内，使得所述待测样品整体暴露于所述第一基板表面。

可选的，所述凹槽的宽度与所述第二子基板的宽度相等；一一固定多个所述第二子基板于多个所述凹槽内的具体步骤包括：

一一粘结多个所述第二子基板于多个所述凹槽内。