[发明专利]基于占用状态的用于高速缓存的渐进式上电方案在审

专利信息
申请号: 201980037907.6 申请日: 2019-04-24
公开(公告)号: CN112236756A 公开(公告)日: 2021-01-15
发明(设计)人: S·哈拉瓦思·玛斯·雷瓦纳;K·罗伊乔杜雷 申请(专利权)人: 高通股份有限公司
主分类号: G06F12/0895 分类号: G06F12/0895;G06F12/0864
代理公司: 北京市金杜律师事务所 11256 代理人: 傅远
地址: 美国加利*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 基于 占用 状态 用于 高速缓存 渐进 式上电 方案
【权利要求书】:

1.一种系统,包括:

集合相联存储器高速缓存,包括多个途径;

多个途径功率控制器(WPC),每个WPC分别与所述多个途径中的相应途径相关联;以及

高速缓存控制器,被配置为向所述多个WPC中的每个WPC提供途径激活信号,其中所述途径激活信号包括功率中继信号或功率屏蔽信号;

其中所述多个WPC中的每个WPC被配置为:

接收由所述高速缓存控制器提供的所述途径激活信号;

接收功率管理信号;

确定所述途径激活信号是所述功率中继信号还是所述功率屏蔽信号;

响应于确定所述途径激活信号是功率中继信号,将所述功率管理信号中继到所述相应途径;以及

响应于确定所述途径激活信号是功率屏蔽信号,屏蔽去往所述相应途径的所述功率管理信号。

2.根据权利要求1所述的系统,其中所述功率管理信号是从功率管理控制电路接收的并且分别被提供给所述多个WPC中的每个WPC。

3.根据权利要求2所述的系统,其中:

所述功率管理控制电路在所述高速缓存控制器和所述多个WPC外部并且根据第一时钟周期进行操作;以及

所述高速缓存控制器和所述多个WPC根据第二时钟周期进行操作,所述第二时钟周期具有高于所述第一时钟周期的频率。

4.根据权利要求1所述的系统,其中所述多个途径包括高优先级途径的高优先级分组和低优先级途径的低优先级分组,其中与所述高优先级分组相关联的每个高优先级途径的优先级高于与所述低优先级分组相关联的每个低优先级途径。

5.根据权利要求4所述的系统,其中所述高速缓存控制器还被配置为:

向与所述高优先级分组相关联的每个WPC提供所述功率中继信号;以及

向与所述低优先级分组相关联的每个WPC提供所述功率屏蔽信号。

6.根据权利要求5所述的系统,其中所述高速缓存控制器还被配置为:

确定与所述高优先级分组相关联的每个途径被耗尽;

从所述低优先级分组中选择最高优先级途径;

从所述低优先级分组中移除所选择的途径;以及

将所选择的途径添加到所述高优先级分组。

7.根据权利要求6所述的系统,其中所述高速缓存控制器还被配置为响应于所选择的途径的所述选择、移除和添加:

向与所述高优先级分组相关联的每个WPC提供第二功率中继信号;以及

向与所述低优先级分组相关联的每个WPC提供第二功率阻止指令。

8.根据权利要求6所述的系统,其中为了确定与所述高优先级分组相关联的每个途径被耗尽,所述高速缓存控制器还被配置为:

接收具有所请求的存储器地址的读取/写入请求,其中所述存储器地址包括所请求的索引和所请求的标签;

标识与所请求的索引相关联的一个或多个高速缓存行的集合,其中所述一个或多个高速缓存行的集合中的每个高速缓存行与和所述高优先级分组不同的途径相关联;

确定所标识的高速缓存行的集合中的至少一个高速缓存行是否包括与所请求的标签相匹配的所存储的标签;以及

响应于确定所标识的高速缓存行的集合中没有高速缓存行包括与所请求的标签相匹配的所存储的标签,确定所述高优先级分组被耗尽。

9.根据权利要求8所述的系统,其中所述高速缓存控制器还被配置为:

响应于确定所标识的高速缓存行的集合中的至少一个高速缓存行包括与所请求的标签相匹配的所存储的标签,确定所述高优先级分组未耗尽。

10.根据权利要求1所述的系统,其中所述系统在选自由机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、个人数字助理(PDA)、固定位置数据单元、计算机、便携式计算机、平板电脑、通信设备和移动电话组成的组中的设备中被提供。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201980037907.6/1.html,转载请声明来源钻瓜专利网。

同类专利
  • 有效比较操作-201780028021.6
  • D·P·霍夫;S·E·李莱斯;B·J·里德 - 高通股份有限公司
  • 2017-04-07 - 2023-10-13 - G06F12/0895
  • 系统和方法涉及存储器阵列中的存储器操作。使用感测放大器执行比较操作。搜索位的真实和互补版本与存储在所述存储器阵列的数据行中的数据位的真实和互补版本进行比较以产生真实和互补感测放大器输入。所述真实和互补感测放大器输入在所述感测放大器中被放大以产生单端匹配信号。所述单端匹配信号可以与所述数据行中的其它单端匹配信号汇总以确定是否存在用于在所述整个数据行上的比较操作的命中或未命中。
  • 提供用于动态随机存取存储器DRAM高速缓存标记的空间高效存储-201780016893.0
  • N·瓦伊德亚纳坦;M·C·A·A·黑德斯;C·B·韦里利 - 高通股份有限公司
  • 2017-03-03 - 2022-10-28 - G06F12/0895
  • 本发明为提供用于动态随机存取存储器DRAM高速缓存标记的空间高效存储。在一个方面,DRAM高速缓存管理电路提供多个高速缓存条目,其每一者含有标记存储区域、数据存储区域及错误保护区域。所述DRAM高速缓存管理电路经配置以将待高速缓存的数据存储在每一高速缓存条目的所述数据存储区域中。所述DRAM高速缓存管理电路还经配置为使用错误检测码EDC而非错误校正码ECC且将每一高速缓存条目的标记及所述EDC存储于所述高速缓存条目的所述错误保护区域中。以此方式,可通过避免对于每一高速缓存条目的所述标记存储区域的需要,同时仍提供对于所述高速缓存条目的错误检测来增加DRAM高速缓存的容量。
  • 基于占用状态的用于高速缓存的渐进式上电方案-201980037907.6
  • S·哈拉瓦思·玛斯·雷瓦纳;K·罗伊乔杜雷 - 高通股份有限公司
  • 2019-04-24 - 2021-01-15 - G06F12/0895
  • 公开了一种系统。该系统包括:包括多个途径的集合相联存储器高速缓存;多个途径功率控制器(WPC),每个WPC分别与多个途径中的相应途径相关联;以及高速缓存控制器。高速缓存控制器被配置为向多个WPC中的每个WPC提供途径激活信号,其中途径激活信号包括功率中继信号或功率屏蔽信号。多个WPC中的每个WPC被配置为接收功率管理信号,响应于确定途径激活信号是功率中继信号而将功率管理信号中继到相应途径,并且响应于确定途径激活信号是功率屏蔽信号而屏蔽到相应途径的功率管理信号。
  • 使用标签目录高速缓冲存储器提供可扩展动态随机存取存储器(DRAM)高速缓冲存储器管理-201680078744.2
  • H·M·勒;T·Q·张;N·瓦伊德亚纳坦;M·C·A·A·黑德斯;C·B·韦里利 - 高通股份有限公司
  • 2016-12-19 - 2018-08-28 - G06F12/0895
  • 本发明涉及使用标签目录高速缓冲存储器提供可扩展动态随机存取存储器DRAM高速缓冲存储器管理。在一个方面中,提供DRAM高速缓冲存储器管理电路以管理对高带宽存储器中DRAM高速缓冲存储器的存取。所述DRAM高速缓冲存储器管理电路包括标签目录高速缓冲存储器和标签目录高速缓冲存储器目录。所述标签目录高速缓冲存储器存储所述DRAM高速缓冲存储器中频繁存取的高速缓存线的标签,而所述标签目录高速缓冲存储器目录存储所述标签目录高速缓冲存储器的标签。所述DRAM高速缓冲存储器管理电路使用所述标签目录高速缓冲存储器和所述标签目录高速缓冲存储器目录确定与存储器地址相关联的数据是否缓存在所述高带宽存储器的所述DRAM高速缓冲存储器中。基于所述标签目录高速缓冲存储器和所述标签目录高速缓冲存储器目录,所述DRAM高速缓冲存储器管理电路可确定是否可使用所述DRAM高速缓冲存储器和/或系统存储器DRAM执行存储器操作。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top