[发明专利]基于双晶体管鳍式场效晶体管的分裂栅极非易失性浮动栅极闪存存储器及其制造方法

说明书

本发明公开了一种非易失性存储器单元，该非易失性存储器单元形成在半导体衬底上，该半导体衬底具有上表面，该上表面具有向上延伸的鳍片，该向上延伸的鳍片具有相对的第一侧表面和第二侧表面。第一电极和第二电极与该鳍片的第一部分和第二部分电气接触。该鳍片的沟道区包括在该鳍片的该第一部分和该第二部分之间延伸的该第一侧表面和该第二侧表面的部分。浮动栅极沿着该沟道区的该第一部分的该第一侧表面延伸，其中该浮动栅极中没有一个部分沿着该第二侧表面延伸。字线栅极沿着该沟道区的第二部分的该第一侧表面和该第二侧表面延伸。控制栅极设置在该浮动栅极上方。擦除栅极具有第一部分和第二部分，该第一部分与该浮动栅极横向相邻设置，该第二部分竖直地设置在该浮动栅极上方。

优先权声明

本专利申请要求于2018年3月22日提交的题为“基于双晶体管鳍式场效晶体管的分裂栅极非易失性浮动栅极闪存存储器及其制造方法(Two Transistor Finfet-BasedSplit Gate Non-VOLATIVE Floating Gate Flash Memory And Method ofFabrication)”的美国专利申请号15/933,124的优先权。

技术领域

本发明涉及非易失性闪存存储器单元阵列。

背景技术

非易失性存储器设备在本领域中是公知的。例如，分裂栅存储器单元在美国专利5,029,130中有所公开(该专利出于所有目的以引用方式并入本文)。该存储器单元具有浮动栅极和控制栅极，该控制栅极设置在衬底的沟道区上方并且控制该沟道区的电导率，该沟道区在源极区和漏极区之间延伸。将各种组合的电压施加到控制栅极、源极和漏极，以编程存储器单元(通过将电子注入到浮动栅极中)、擦除存储器单元(通过从浮动栅极移除电子)以及读取存储器单元(通过测量或检测浮动栅极下方的沟道区的电导率以确定浮动栅极的编程状态)。

非易失性存储器单元中的栅极的配置和数量可以变化。例如，美国专利7,315,056(其出于所有目的以引用方式并入本文)公开了存储器单元，该存储器单元附加包括在源极区上方的编程/擦除栅极。美国专利7,868,375(其出于所有目的以引用方式并入本文)公开了存储器单元，该存储器单元附加包括在源极区上方的擦除栅极和在浮动栅极上方的耦合栅极。还可参见美国专利6,747,310、7,868,375、9,276,005和9,276,006(这些专利也出于所有目的以引用方式并入本文)。

因为缩小光刻尺寸从而减少沟道宽度的问题会影响所有半导体器件，所以已经提出了鳍式场效晶体管型结构。在鳍式场效晶体管型结构中，半导体衬底材料的鳍形构件将源极区连接到漏极区。鳍形构件具有顶表面和两个相对侧表面。然后，从源极区到漏极区的电流可沿着顶表面以及两个侧表面流动。因此，通过将沟道区“折叠”成两个侧表面，沟道区的表面宽度会增加，因此增加电流而不牺牲更多的半导体基板面，从而减少沟道区的“覆盖区”。已经公开了使用此类鳍式场效晶体管的非易失性存储器单元。现有技术鳍式场效晶体管非易失性存储器结构的一些示例包括美国专利7,423,310、7,410,913、8,461,640和9,634,018。然而，这些现有技术鳍式场效晶体管结构已经公开了使用浮动栅极作为堆叠栅极器件，或使用捕集材料，或使用SRO(富硅氧化物)或使用纳米晶体硅来存储电荷，或者使用对于具有多于2个栅极的存储器单元而言过于简单或对于所讨论的栅极数量而言过于复杂的其他存储器单元配置。