[发明专利]具有与NAND串断开连接的位线以进行快速编程的存储器设备

说明书

本发明公开了用于存储器单元的快速编程和读取操作的技术。第一组位线连接到第一组NAND串并且与连接到第二组NAND串的第二组位线交织。该第一组NAND串可通过以下方式编程：驱动该第一组位线上的电压，同时使该第二组位线上的电压浮置，以减小位线间电容并提供相对高的访问速度和相对低的存储密度(例如，每个存储器单元的位)。该第二组NAND串可通过以下方式编程：并发驱动该第一组位线和该第二组位线上的电压，以提供相对低的访问速度和相对高的存储密度。

背景技术

本技术涉及存储器设备的操作。

半导体存储器设备已经变得越来越普遍用于各种电子设备。例如，非易失性半导体存储器用于蜂窝电话、数字相机、个人数字助理、移动计算设备、非移动计算设备以及其他设备。

电荷存储材料(诸如浮栅)或电荷俘获材料可以用于此类存储器设备中以存储表示数据状态的电荷。电荷俘获材料可以被垂直布置在三维(3D)堆叠的存储器结构中，或者被水平布置在二维(2D)存储器结构中。3D存储器结构的一个示例是位成本可扩展(BiCS)体系结构，该体系结构包括交替的导电层和介电层的堆叠。

存储器设备包括存储器单元，这些存储器单元可被串联布置成NAND串(例如，NAND链)，例如，其中选择栅极晶体管设置在NAND串的末端以选择性地将NAND串的沟道连接到源极线或位线。然而，在操作此类存储器设备时存在各种挑战。

附图说明

图1是示例存储器设备的框图。

图2是描绘图1的感测块51的一个实施方案的框图。

图3描绘了图1的用于向存储器单元块提供电压的功率控制模块116的示例性实现方式。

图4是存储器设备500的透视图，该存储器设备包括图1的存储器结构126的示例性3D配置中的一组块。

图5A描绘了图4的BLK0的一部分的示例性剖视图，其中NAND串700n和710n分别通过通孔621和621a连接到位线BL0。

图5B描绘了示例性晶体管650。

图5C描绘了图5A的堆叠的区622的近距离视图。

图5D描绘了图4的BLK0的一部分的示例性剖视图，其中NAND串700n和710z与位线BL0断开连接。

图6描绘了BLK0中的NAND串的示例性视图，该BLK0与图4、图5A和图5D一致。

图7描绘了与图6一致的BLK0中的控制栅极层。

图8描绘了图6和图7的SB0和SB1的附加细节。

图9A描绘了分别处于擦除(Er)状态和编程(P)状态的SLC存储器单元的阈值电压(Vth)分布900和901。

图9B描绘了处于八种数据状态的一组MLC存储器单元的示例性Vth分布。

图9C描绘了选择栅极晶体管的示例性Vth分布。

图10A描绘了在针对SLC存储器单元的示例性编程操作中的一系列编程循环中使用的电压信号，该示例性编程操作导致了图9A的Vth分布。

图10B描绘了在针对MLC存储器单元的示例性编程操作中的一系列编程循环中使用的电压信号，该示例性编程操作导致了图9B的Vth分布。

图11A描绘了用于使用相对高的访问速度访问第一组NAND串以及使用相对低的访问速度访问第二组NAND串的示例性过程。

图11B描绘了可实现图11A的过程的示例性编程操作。

图11C描绘了使用相对高的访问速度的图11B的编程阶段和验证阶段的示例性具体实施。