[发明专利]用于射频(RF)应用的环氧树脂模制化合物上的减薄硅的方法

说明书

本文描述用于处理半导体基板的方法的实施例。在一些实施例中，处理半导体基板的方法包括以下步骤：从具有多个管芯的重构基板的背侧移除材料，以暴露多个管芯中的至少一个管芯；蚀刻重构基板的背侧，以从暴露的至少一个管芯移除材料；以及在重构基板的背侧和暴露的至少一个管芯上沉积第一材料层。

技术领域

本原理的实施例总体上涉及用于封装半导体器件的半导体工艺。

背景技术

处理半导体基板以在基板表面上形成结构。基板的特定区域上的结构可连接在一起以形成微电路。基板在处理期间可具有在基板表面上构造的许多不同的微电路。一旦完成基板的处理，即将基板切开或切割以将微电路分离成半导体“芯片(chip)”或“管芯(die)”。芯片经常含有需要与外部部件交互作用的复杂的电路。芯片的内部电路太细微而无法直接连接至外部部件。为了克服外部连接问题，形成引出线(lead out)，这些引出线连接至芯片的内部电路至焊盘或焊球，从而允许外部连接。引出线形成在半导体芯片的后续封装处理期间所谓的“重分布层(redistribution layer)”中。通过将芯片放置在表面上并且在芯片之上浇注模制化合物以再次形成新的基板(也称为重构基板(reconstitutedsubstrate))，可将来自不同基板的芯片结合在一起。

发明人已观察到，对于需要更轻及更紧密的芯片的某些应用，在重构基板内的芯片的厚度可能太大。因此，发明人提供了用于减小基板级封装中的芯片的厚度的改进方法。

发明内容

本文描述处理半导体基板的方法的实施例。在一些实施例中，处理半导体基板的方法包括以下步骤：从具有多个管芯的重构基板的背侧移除材料，以暴露多个管芯中的至少一个管芯；蚀刻重构基板的背侧以从暴露的至少一个管芯移除材料；以及在重构基板的背侧和暴露的至少一个管芯上沉积第一材料层。

在一些实施例中，处理半导体基板的方法包括以下步骤：对第一管芯和第二管芯的非有源侧进行包覆模制(overmolding)以形成具有第一侧和第二侧的重构基板，其中第一管芯和第二管芯的有源侧面向第二侧；将重构基板的第一侧化学机械平坦化以暴露第一管芯和第二管芯中的至少一者；蚀刻重构基板的第一侧以减小第一管芯和第二管芯中的至少一者的厚度；以及在重构基板的第一侧以及经蚀刻的第一管芯和第二管芯中的至少一者上沉积第一材料层。

在一些实施例中，一种用于存储计算机指令的非暂态计算机可读介质，当由至少一个处理器执行计算机指令时，使所述至少一个处理器执行方法，所述方法包括以下步骤：从具有多个管芯的重构基板的背侧移除材料，以暴露多个管芯中的至少一个管芯；蚀刻重构基板的背侧以从暴露的至少一个管芯移除材料；以及在重构基板的背侧以及暴露的至少一个管芯上沉积第一材料层。

以下描述本公开内容的其他和进一步实施例。

附图说明

通过参考在附图中描绘的本公开内容的说明性实施例，可理解以上简要总结并且在以下更详细论述的本公开内容的实施例。附图示出本公开内容的一些实施例，且因此不应被视为限制范围，因为本公开内容可允许其他等效实施例。

图1A至图1D分别描绘根据本原理的一些实施例的用于产生嵌入于基板级封装中的较薄管芯的工艺的阶段。

图2为图1中描绘的工艺的流程图。

图3A至图3D分别描绘根据本原理的一些实施例的用于产生嵌入于基板级封装中的较薄管芯的工艺的阶段。

图4为图3中描绘的工艺的流程图。

图5A至图5E分别描绘根据本原理的一些实施例的用于产生嵌入于基板级封装中的较薄管芯的工艺的阶段。

图6为图5中描绘的工艺的流程图。

图7描绘根据本原理的一些实施例的工艺腔室的示意性剖面图。