[发明专利]竖直存储器件

说明书

本公开内容的各方面提供了一种半导体器件。该半导体器件包括沿垂直于半导体器件的衬底的方向交替地堆叠并且在衬底上方形成堆叠体的栅极层和绝缘层。该半导体器件包括形成于堆叠体的阵列区中的沟道结构的阵列。此外，该半导体器件包括：由衬底上方的连接区中的堆叠体的第一区段形成的第一阶梯，以及由衬底上方的连接区中的堆叠体的第二区段形成的第二阶梯。此外，该半导体器件包括由堆叠体的第一区段形成并且设置在连接区中的第一阶梯和第二阶梯之间的虚设阶梯。

背景技术

半导体制造商开发了竖直器件技术，例如三维(3D)NAND闪存存储器技术等，以实现更高的数据存储密度而无需更小的存储单元。在一些示例中，3D NAND存储器件包括阵列区(还被称为核心区)和阶梯区。阵列区包括交替的栅极层和绝缘层的堆叠体。交替的栅极层和绝缘层的堆叠体用于形成在阵列区中竖直地堆叠的存储单元。阶梯区包括阶梯形式的相应栅极层，以便于形成与相应栅极层的触点。触点用于将驱动电路连接到相应栅极层，以用于控制堆叠的存储单元。

发明内容

本公开内容的各方面提供了一种半导体器件。该半导体器件包括沿垂直于半导体器件的衬底的方向交替地堆叠并且在衬底上方形成堆叠体的栅极层和绝缘层。该半导体器件包括在堆叠体的阵列区中形成的沟道结构的阵列。此外，该半导体器件包括由堆叠体在衬底上方的连接区中的第一区段形成的第一阶梯，以及由堆叠体在衬底上方的连接区中的第二区段形成的第二阶梯。此外，该半导体器件包括由堆叠体的第一区段形成的并且设置在连接区中的第一阶梯和第二阶梯之间的虚设阶梯。

根据本公开内容的一些方面，该半导体器件包括在第一阶梯上形成并且连接到堆叠体的第一区段中的栅极层的第一触点结构；以及在第二阶梯上形成并且连接到堆叠体的第二区段中的栅极层的第二触点结构。

在一些示例中，堆叠体的第一区段和堆叠体的第二区段具有相同数量的栅极层。

在一些实施例中，第一阶梯由沿第一方向下降的第一组阶梯台阶形成，并且第二阶梯由沿第一方向下降的第二组阶梯台阶形成。

在一些示例中，虚设阶梯由沿与第一方向相反的第二方向下降的一组阶梯台阶形成。

在一些实施例中，第一阶梯和第二阶梯中的对应组阶梯台阶具有相同的高度。

在示例中，虚设阶梯到第二阶梯的侧壁具有与第一阶梯相同的高度。

根据本公开内容的一方面，该半导体器件还包括由堆叠体的与沟道结构中的栅极顶部选择晶体管相对应的第三区段形成的第三阶梯。

在一些实施例中，第一组阶梯台阶和第二组阶梯台阶的每个阶梯台阶是由多个划分阶梯台阶形成的。在示例中，多个划分阶梯台阶沿垂直于第一方向的第三方向下降。

本公开内容的各方面提供了一种用于制造半导体器件的方法。该方法包括沿垂直于半导体器件的衬底的方向交替地堆叠牺牲栅极层和绝缘层，以形成衬底上方的堆叠体，以及对在连接区中的堆叠体的第一区段中牺牲栅极层和绝缘层进行成形，以在衬底上方的连接区中的堆叠体的第一区段中形成第一阶梯、第二阶梯和虚设阶梯。虚设阶梯设置在第一阶梯和第二阶梯之间。此外，该方法包括去除第二阶梯的数个牺牲栅极层和绝缘层以将第二阶梯移到堆叠体的第二区段中。

根据本公开内容的一些方面，该方法还包括在阵列区中的堆叠体中形成沟道结构，以及利用栅极层替换牺牲栅极层。然后，该方法包括在第一阶梯上形成第一触点结构并且在第二阶梯上形成第二触点结构。第一触点结构连接到堆叠体的第一区段中的栅极层，并且第二触点结构连接到堆叠体的第二区段中的栅极层。

附图说明

在阅读附图时，从以下具体实施方式可以最好地理解本公开内容的各方面。要指出的是，根据业内标准实践，各种特征不是按比例绘制的。实际上，为了论述清晰，可以任意增大或减小各种特征的尺寸。

图1示出了根据本公开内容的一些实施例的半导体器件的俯视图。