[实用新型]掩膜结构和存储器

说明书

本实用新型涉及一种掩膜结构和一种存储器，所述掩膜结构包括：依次堆叠的第一掩膜层、第一缓冲层以及位于所述第一缓冲层表面的第一侧墙；相邻所述第一侧墙两侧之间的刻蚀图形沿第一方向延伸，且深度均相同；覆盖所述第一掩膜层、所述第一缓冲层和所述第一侧墙并填充满所述第一刻蚀图形的第三掩膜层；位于所述第三掩膜层表面的第二缓冲层以及位于所述第二缓冲层表面的第二侧墙，相邻所述第二侧墙之间的刻蚀图形沿第二方向延伸，且深度均相同。所述掩膜结构用于形成尺寸深度相同的孔。

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种掩膜结构和一种存储器。

背景技术

电容器作为集成电路中的必要元件之一，在电路中具有电压调整、滤波存储信号等功能，广泛用于集成电路中，例如应用于DRAM(Dynamic Random Access Memory)存储器中。

在20nm以下的DRAM制程中，随着电容孔尺寸的减小，由于浸润式光刻机的极限，直接通过两个方向曝光刻蚀不能形成小尺寸电容孔掩膜及电容孔结构；因此，必须在现有技术基础上，采用多重曝光技术形成更小尺寸的沟槽，然后通过两个方向的小尺寸沟槽叠加形成更小的电容孔掩膜以及更小的电容孔结构。

但是在双重曝光过程中，形成的沟槽结构深度不一致，且这种沟槽深度不一致会在图形转移到电容孔的掩膜过程中被放大，导致形成的电容孔掩膜有大小洞现象，或电容孔未打开现象，从而影响最终形成的DRAM存储器的性能。

如何形成孔洞大小均匀的掩膜层，是目前亟待解决的问题。

实用新型内容

本实用新型所要解决的技术问题是，提供一种掩膜结构、一种存储器，提高掩膜结构内的刻蚀图形深度的一致性，从而提高存储器的电容孔的尺寸的均匀性。

本实用新型的技术方案提供一种掩膜结构，包括：依次堆叠的第一掩膜层、第一缓冲层以及位于所述第一缓冲层表面的第一侧墙；相邻所述第一侧墙两侧之间的刻蚀图形沿第一方向延伸，且深度均相同；覆盖所述第一掩膜层、所述第一缓冲层和所述第一侧墙并填充满所述第一刻蚀图形的第三掩膜层；位于所述第三掩膜层表面的第二缓冲层以及位于所述第二缓冲层表面的第二侧墙，相邻所述第二侧墙之间的刻蚀图形沿第二方向延伸，且深度均相同。

可选的，所述第一缓冲层包括多晶硅层、碳化硅层以及锗硅层中的至少一层，所述第二缓冲层包括多晶硅层、碳化硅层以及锗硅层中的至少一层。

可选的，所述第一掩膜层和所述第三掩膜层均包括有机掩膜层和硬掩膜层。

可选的，所述有机掩膜层包括含碳材料层，所述硬掩膜层包括氮氧化硅层。

可选的，所述第三掩膜层的所述有机掩膜层覆盖所述第一掩膜层并填充满相邻所述第一侧墙之间的刻蚀图形，且与所述第一侧墙的顶部表面齐平。

本实用新型的技术方案还提供一种掩膜结构，包括：第一掩膜层；位于所述第一掩膜层表面的若干第一侧墙；相邻所述第一侧墙之间的刻蚀图形沿第一方向延伸，且深度均相同；覆盖所述第一掩膜层和所述第一侧墙并填充满相邻所述第一侧墙之间的刻蚀图形的第三掩膜层；位于所述第三掩膜层表面的第二侧墙，相邻所述第二侧墙之间的刻蚀图形沿第二方向延伸，且深度均相同。

可选的，所述第一掩膜层和第三掩膜层均包括有机掩膜层和硬掩膜层。

可选的，所述第一侧墙和所述第一掩膜层的刻蚀选择比大于5；所述第二侧墙与所述第三掩膜层的刻蚀选择比大于5。

本实用新型的技术方案还提供一种存储器，包括：基底，所述基底内形成有若干沿第一方向、第二方向阵列排布的电容孔，所有所述电容孔的尺寸均相同。

可选的，所述基底包括衬底和位于所述衬底表面的叠层结构，所述叠层结构包括交替层叠的牺牲层和支撑层；所述电容孔贯穿所述叠层结构。