[实用新型]半导体模块

说明书

本实用新型提供一种栅极电压的振荡得到了抑制的半导体模块。在提供的半导体模块中，晶体管元件具备半导体基板、设置于半导体基板上的层间绝缘膜、以及设置于层间绝缘膜上的发射电极，半导体基板具有第一沟槽部以及至少一部分在正面露出并被第一沟槽部包围的第一导电型的浮置半导体区，层间绝缘膜具有用于将发射电极与浮置半导体区电连接的多个开口，晶体管元件具有10Ω以上的内置栅极电阻，半导体基板具有100μm以上且130μm以下的厚度，续流二极管元件具有SiC的肖特基势垒二极管。

技术领域

本实用新型涉及半导体模块。

背景技术

以往，公开了在使用设置于硅(Si)基板的Si-IGBT(Insulated Gate BipolarTransistor：绝缘栅双极型晶体管)和设置于碳化硅(SiC)基板的SiC-SBD(SchottkyBarrier Diode：肖特基势垒二极管)而成的混合式半导体模块，使用Si-IGBT的外部的栅极电阻来抑制栅极电压的振荡(例如，参照专利文献1)。

专利文献1：日本特开2010-252568号公报

实用新型内容

技术问题

然而，在以往的Si-IGBT，由于将栅极电阻设置于外部，因此为了抑制栅极电压的振荡所必须的电阻值变大。

技术方案

在本实用新型的第一方式中，提供一种具备晶体管元件和续流二极管元件的半导体模块，晶体管元件具备：半导体基板；层间绝缘膜，其设置于半导体基板上；以及发射电极，其设置于层间绝缘膜上，半导体基板具有：第一沟槽部，其从半导体基板的正面设置到预定的深度，并且在俯视半导体基板时包括长边部分和短边部分；以及第一导电型的浮置半导体区，其至少一部分在正面露出，并且被第一沟槽部包围，层间绝缘膜具有用于将发射电极与浮置半导体区电连接的多个开口，晶体管元件具有10Ω以上的内置栅极电阻，半导体基板具有100μm以上且130μm以下的厚度，续流二极管元件具有SiC的肖特基势垒二极管。

浮置半导体区可以具有第一导电型的接触区，接触区设置为与多个开口的位置对应而在正面露出。

晶体管元件的耐压可以为1200V以上。

晶体管元件的额定电流可以为75A以上。

多个开口的节距可以为200μm以上且400μm以下。

晶体管元件的耐压可以为1200V以上，晶体管元件的额定电流可以为75A以上，多个开口的节距可以为200μm以上且400μm以下。

半导体基板还可以具备设置于半导体基板的背面侧的第一导电型的集电区。集电区的掺杂浓度可以为1e12cm^-2以上且5e12cm^-2以下。

有益效果

根据本实用新型，能够提供一种栅极电压的振荡得到了抑制的半导体模块。

应予说明，上述实用新型内容并未列举出本实用新型的全部特征。此外，这些特征组的子组合也可以另外构成发明。

附图说明

图1示出实施例的半导体模块300的俯视图的一个示例。

图2示出晶体管元件100的俯视图的一个示例。

图3A示出晶体管元件100的俯视图的一个示例。

图3B是示出图3A的B-B截面的截面图的一个示例。

图3C是示出图3A的C-C截面的截面图的一个示例。

图4示出比较例的平面型的晶体管元件500的一个示例。