[实用新型]一种存储器

说明书

本实用新型公开了一种存储器，包括：衬底基板，衬底基板包括多个有源区和多个浅槽隔离区，有源区和浅槽隔离区间隔设置；位于浅槽隔离区对应的衬底基板一侧的隔离层，隔离层内形成有凹槽结构；位于有源区对应的衬底基板一侧的第一浮栅；位于第一浮栅和凹槽结构内壁表面上的第二浮栅，第二浮栅在凹槽结构的底面位置断开连接；位于第二浮栅上的介质层，介质层覆盖暴露在第二浮栅外的隔离层；位于介质层上的控制栅。本实用新型实施例提供的存储器具有功耗低的优势。

技术领域

本实用新型实施例涉及半导体制造技术领域，尤其涉及一种存储器。

背景技术

传统的Flash存储器利用自对准技术制作浮栅(Floating Gate，FG)，虽然工艺简单且成本较低，但浮栅与控制栅(Control Grid，CG)的有效接触面积偏低，导致CG-FG耦合电容偏低，进而导致控制栅需要更高的操作电压来对浮栅进行擦写操作，从而造成存储器件的功耗偏高。

实用新型内容

本实用新型提供一种存储器，以增加浮栅与控制栅的接触面积，进而降低存储器的功耗。

第一方面，本实用新型实施例提供了一种存储器，包括：

衬底基板，所述衬底基板包括多个有源区和多个浅槽隔离区，所述有源区和所述浅槽隔离区间隔设置；

位于所述浅槽隔离区对应的所述衬底基板一侧的隔离层，所述隔离层内形成有凹槽结构；

位于所述有源区对应的衬底基板一侧的第一浮栅；

位于所述第一浮栅和所述凹槽结构内壁表面上的第二浮栅，所述第二浮栅在所述凹槽结构的底面位置断开连接；

位于所述第二浮栅上的介质层，所述介质层覆盖暴露在所述第二浮栅外的所述隔离层；

位于所述介质层上的控制栅。

可选的，沿垂直所述衬底基板的方向，所述有源区对应的所述衬底基板的上表面所在平面位于所述凹槽结构的底面所在平面之上。

可选的，沿垂直所述衬底基板的方向，所述第一浮栅的厚度为D1，其中，100nm≤D1≤200nm。

可选的，沿垂直所述衬底基板的方向，所述第二浮栅的厚度为D2，其中，5nm≤D2≤20nm。

可选的，沿所述有源区指向所述浅槽隔离区的方向，所述凹槽结构的开口宽度为D3，其中，30nm≤D3≤80nm；

沿垂直所述衬底基板的方向，所述凹槽结构的开口深度为D4，其中，50nm≤D4≤100nm。

可选的，沿所述有源区指向所述浅槽隔离区的方向，相邻两个所述第二浮栅之间的距离为L1，其中，L1≥10nm。

本实用新型实施例通过在隔离层内设置凹槽结构，并在位于有源区对应的衬底基板一侧的第一浮栅和凹槽结构内壁表面上设置第二浮栅，从而使得浮栅与控制栅的有效接触面积增大，进而减小控制栅所需的操作电压，降低存储器的功耗。

附图说明

图1为现有的一种存储器的结构示意图；

图2为本实用新型实施例提供的一种存储器的结构示意图；

图3为本实用新型实施例提供的一种存储器的制备方法的流程示意图；

图4为本实用新型实施例提供的另一种存储器的制备方法的流程示意图；

图5-图13为本实用新型实施例提供的存储器的制备方法各个步骤的示意图。

具体实施方式