[实用新型]半导体结构

说明书

一种半导体结构，所述半导体结构包括：衬底；位于所述衬底内的刻蚀图形；填充于所述刻蚀图形内的隔离层；所述隔离层包括介电层和位于所述介电层顶部的逆刻蚀层，所述逆刻蚀层通过湿法刻工艺对所述介电层进行逆刻蚀而形成。所述半导体结构的介电层的隔离性能较高。

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种半导体结构。

背景技术

半导体工艺中经常会涉及到在沟槽或通孔内填充材料层的工艺，通常采用化学气相沉积工艺、物理气相沉积工艺等进行材料层的填充，然后进行平坦化。

以浅沟槽隔离结构为例，在沟槽内填充氧化硅，作为浅沟槽隔离结构(ShallowTrench Isolation，STI)，沟槽内填充的氧化硅的沉积质量，决定了STI的隔离效果。通常采用化学气相沉积工艺(Chemical Vapor Deposition，CVD)在沟槽内填充氧化硅。但是氧化硅在填充过程中，容易在内部形成孔洞，影响隔离效果。

现有技术通常会通过控制沉积工艺，避免在氧化硅层的沉积过程中产生孔洞而避免上述问题，但是这对于沉积工艺的参数调整要求较高，导致工艺窗口下降，较难控制。而且随着集成电路集成度提高，沟槽或通孔的尺寸进一步下降，避免孔洞的出现也越发困难。

如何进一步提高隔离结构的隔离效果，是目前亟待解决的问题。

实用新型内容

本实用新型所要解决的技术问题是，提供一种半导体结构，提高介电层的隔离性能。

为了解决上述问题，本实用新型提供了一种半导体结构，包括：衬底；位于所述衬底内的刻蚀图形；填充于所述刻蚀图形内的隔离层；所述隔离层包括介电层和位于所述介电层顶部的逆刻蚀层，所述逆刻蚀层通过湿法刻工艺对所述介电层进行逆刻蚀而形成。

可选的，所述隔离层的介电层内具有孔洞，部分孔洞暴露于所述介电层表面，所述逆刻蚀层填充暴露于所述介电层表面的孔洞或至少封闭暴露于所述介电层表面的孔洞顶部。

可选的，所述介电层的材料为氧化硅，所述逆刻蚀层的材料为氧化硅。

可选的，所述逆刻蚀层的厚度为0.1nm～0.3nm。

本实用新型的半导体结构的隔离层包括介电层和逆刻蚀层，所述逆刻蚀层能够提高介电层的隔离性能。

附图说明

图1A至1C为本实用新型一具体实施方式中形成浅沟槽隔离结构的示意图；

图2至图6为本实用新型一具体实施方式的半导体结构的形成过程的结构示意图；

图7A至图7D为本实用新型一具体实施方式的半导体结构的形成过程的示意图。

具体实施方式

如背景技术中所述，现有的隔离结构的隔离效果还有待进一步的提高。

图1A至图1C为本实用新型一具体实施方式的形成浅沟槽隔离结构的示意图。

请参考图1A，以所述掩膜层101为掩膜，在半导体层100内刻蚀形成沟槽后，在所述沟槽内填充氧化硅层102。在关键尺寸较小的沟槽内的氧化硅层内会形成孔洞103，部分孔洞103会靠近沟槽的顶部，例如位于掩膜层101所在的平面高度处。所述掩膜层101的材料通常采用氮化硅。

请参考图1B，以所述掩膜层101为停止层，对所述氧化硅层102进行平坦化。在平坦化过程中，位于沟槽隔离结构上方的部分孔洞可能会暴露，或者更接近平坦化后的氧化硅层102表面。