[实用新型]半导体结构有效
| 申请号： | 201920164549.2 | 申请日： | 2019-01-30 |
| 公开（公告）号： | CN209312720U | 公开（公告）日： | 2019-08-27 |
| 发明（设计）人： | 不公告发明人 | 申请（专利权）人： | 长鑫存储技术有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28;H01L29/423;H01L29/78;H01L27/108 |
| 代理公司： | 上海光华专利事务所(普通合伙) 31219 | 代理人： | 余明伟 |
| 地址： | 230601 安徽省合肥市合肥*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 栅介质层 半导体结构 本实用新型 空隙层 衬底 源区 半导体 栅致漏极漏电流 器件可靠性 表面形成 读写性能 器件功耗 数据保存 栅漏电压 重叠区域 隔离层 交叠区 有效地 晶体管 侧边 减小 栅漏 引入 | ||
1.一种半导体结构，其特征在于，包括：
半导体衬底，所述半导体衬底的表面形成有有源区；
沟槽，位于所述有源区上，所述沟槽的相对侧边分别形成有源/漏，所述源/漏连接到所述沟槽；
栅极，位于所述沟槽中；
栅介质层，位于所述栅极与所述沟槽之间，所述栅介质层的顶部低于所述栅极的顶部；
隔离层，位于所述栅极的上方；
空隙层，形成于所述栅极与所述源/漏重叠区域之间，位于所述栅介质层的上方。
2.根据权利要求1所述的一种半导体结构，其特征在于，所述空隙层的底部至少不低于所述源/漏底部。
3.根据权利要求1所述的一种半导体结构，其特征在于，所述栅极的顶部高于所述源/漏的底部且低于所述沟槽的顶部。
4.根据权利要求1所述的一种半导体结构，其特征在于，所述空隙层的顶部至少不高于所述栅极的顶部。
5.根据权利要求1所述的一种半导体结构，其特征在于，所述隔离层的顶部与所述沟槽的顶部齐平；所述隔离层的底部与所述栅极的顶部齐平。
6.根据权利要求1所述的一种半导体结构，其特征在于，所述半导体衬底包含P型半导体衬底，所述源/漏包含N型掺杂源/漏。
7.根据权利要求1所述的一种半导体结构，其特征在于，所述空隙层包含真空层或空气层。
8.根据权利要求1所述的一种半导体结构，其特征在于，所述栅介质层包含二氧化硅层。
9.根据权利要求1所述的一种半导体结构，其特征在于，所述栅极包含钨栅极。
10.根据权利要求1所述的一种半导体结构，其特征在于，所述半导体结构包含DRAM器件的埋入式字线结构。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司，未经长鑫存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201920164549.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：用于对基板进行退火的系统
- 下一篇：基板支撑组件
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
