[发明专利]一种结型场效应管及其静电放电结构

说明书

本发明提出了一种结型场效应管及其静电放电结构，该结型场效应管包括源极区、漏极区，以及设置在源极区和漏极区之间的第一栅极区，所述第一栅极区包括第一导电类型的第一势阱和第一重掺区、第二导电类型的第二重掺区、以及栅电极，其中，所述第一重掺区和第二重掺区并列地设置于所述第一势阱中，并和设置于所述第一栅极区表面的栅电极欧姆接触。当静电发生时，现由漂移区和栅极势阱之间的PN结形成雪崩击穿，触发寄生的三极管结构，然后将静电电流通过该寄生三极管进行泄流，增加了器件的抗静电能力。

技术领域

本发明涉及半导体技术领域，尤其是涉及一种结型场效应管及其静电放电结构。

背景技术

静电放电(ESD:Electrostatic Discharge)，应该是造成所有电子元器件或集成电路系统造成过度电应力(EOS:Electrical Over Stress)破坏的主要元凶。因为静电通常瞬间电压非常高(几千伏)，所以这种损伤是毁灭性和永久性的，会造成电路直接烧毁。据美国国家半导体公司(National-Semiconductor)数据统计表明，现今集成电路失效产品中的38％是由ESD/EOS所引起的。

PN结是现有的半导体器件中的基础单位，在半导体器件的ESD防护中，需要考虑如何防止PN结被静电击穿和烧毁。通常情况下，PN结的击穿分两种，分别是电击穿和热击穿，电击穿指的是雪崩击穿(低浓度)和齐纳击穿(高浓度)，而这个电击穿主要是载流子碰撞电离产生新的电子-空穴对(electron-hole)，所以它是可恢复的。但是热击穿是不可恢复的，因为热量聚集容易导致半导体材料硅被熔融烧毁。因此需要防止的是PN结的热击穿。

场效应晶体管(FET)是一种使用非常广泛的半导体器件。FET通常分为结型场效应晶体管(JFET)和金属-氧化物型(MOSFET)场效应晶体管两种。结型场效应管(JFET)是一种利用耗尽层宽度改变导电沟道的宽窄来控制漏极电流的大小的器件。与MOSFET器件类似，JFET也分为N沟沟道和P沟道两种。以N沟道为例，它是在N型半导体硅片的两侧各制造一个PN结，形成两个PN结夹着一个N型沟道的结构。P区即为栅极(G)，N型硅的一端是漏极(D)，另一端是源极(S)。

请参见图1，图1是一种传统的N沟道JFET结构示意图。如图所示，N沟道JFET包括N型漂移(drift)区101，漏极区102，第一栅极区103，源极区104和第二栅极区105。该N型JEFT通过在N型drift区101的两侧各制造一个PN结，形成两个PN结夹着一个N型沟道的结构。通过对这两个PN结的耗尽区干预，可以改变N型沟道的大小甚至进行夹断，进而实现对外部电压、电流的输出控制。

在一种应用中，JFET根据其夹断特性，被用作为内部控制电路提供稳定电压源。正常工作情况下，JFET的栅极直接接地，漏极与源极之间导通，呈现为电阻特性，所以JFET主要关注漏极和栅极的ESD防护能力。当源极处于浮空状态，漏极正向ESD脉冲来临时，从漏极到栅极为反向二极管，其抗ESD脉冲的能力及电压钳位能力通常都比较弱。请参见图2，图2是现有的N沟道结型场效应管的等效电路图。如图所示，在漏极D和栅极G之间，可以把N沟道和栅极区103的P型势阱等效看作一个与正向ESD电流相反的PN结106，当ESD电流来临时，该PN结106被雪崩击穿，此时ESD电流被灌入栅极区103中，该栅极区103中的体电阻107通常阻值较大，导致栅极区103电压迅速增大并发热，因而对器件造成损伤。

发明内容

有鉴于此，本发明的目的在于提出一种具有静电放电结构的结型场效应管。通过在传统的结型场效应管的漏极和栅极之间，内置一个用于放电的三极管，使得发生ESD电流的时候，能够通过该三极管进行泄流，从而避免栅极被静电击穿的问题。

根据本发明的目的提出的一种结型场效应管，包括源极区、漏极区，以及设置在源极区和漏极区之间的第一栅极区，所述第一栅极区包括第一导电类型的第一势阱和第一重掺区、第二导电类型的第二重掺区、以及栅电极，其中，所述第一重掺区和第二重掺区并列地设置于所述第一势阱中，并和设置于所述栅极区表面的栅电极欧姆接触。