[发明专利]集成电路及其形成方法

说明书

集成电路器件包括具有逻辑区域和存储器区域的半导体衬底，该逻辑区域和存储器区域由具有介电材料的隔离结构的隔离区域分隔开。存储器器件形成在存储器区域上并且包括位于栅极电介质上方的栅电极。伪栅极结构形成在隔离结构上。伪栅极结构具有对应于栅电极的伪栅电极层和对应于栅极电介质的伪栅极介电层。锥形侧壁结构形成在伪栅极结构的面向逻辑区域的一侧上。锥形侧壁结构在隔离结构之上间隔开，并且与伪栅电极层相邻或邻接。本发明的实施例还涉及集成电路及其形成方法。

技术领域

本发明的实施例涉及集成电路及其形成方法。

背景技术

在过去的几十年中，集成电路(IC)制造业经历了指数增长。随着IC的发展，功能密度(即，每个芯片区域的互连器件的数量)增加，而部件尺寸减小。其他进展包括引入了嵌入式存储技术和高k金属栅极(HKMG)技术。嵌入式存储技术是将存储器器件与逻辑器件集成在同一半导体芯片上。与针对不同类型的器件使用单独的芯片相比，存储器器件支持逻辑器件的操作并且提高性能。高k金属栅极(HKMG)技术是使用金属栅电极和高k栅极介电层来制造半导体器件。

发明内容

本发明的实施例提供了一种集成电路(IC)，包括：半导体衬底，包括逻辑区域和存储器区域，所述逻辑区域和所述存储器区域由隔离结构分隔开，其中，所述隔离结构包括介电材料；存储器器件，位于所述存储器区域上，其中，所述存储器器件包括位于栅极电介质上方的栅电极；伪栅极结构，位于所述隔离结构上，并且具有对应于所述栅电极的伪栅电极层和对应于所述栅极电介质的伪栅极介电层；以及锥形侧壁结构，位于所述伪栅极结构的面向所述逻辑区域的一侧上，其中，所述锥形侧壁结构在所述隔离结构之上间隔开，并且与所述伪栅电极层相邻或邻接。

本发明的另一实施例提供了一种形成集成电路(IC)的方法，所述方法包括：在半导体衬底的存储器区域和逻辑区域之间的隔离结构上方形成栅极介电层，其中，所述栅极介电层在所述存储器区域和所述逻辑区域上方延伸；在所述栅极介电层上方形成栅电极层；在所述栅电极层上方形成硬掩模；在所述硬掩模上方形成覆盖层；利用第一蚀刻工艺图案化所述覆盖层和所述硬掩模，所述第一蚀刻工艺在所述栅电极层中或上停止并且在所述隔离区域上方形成侧壁，其中，所述侧壁包括面向所述逻辑区域的所述覆盖层和所述硬掩模的侧壁；在所述覆盖层和所述侧壁上方形成间隔件材料的层；以及利用第二蚀刻工艺蚀刻所述间隔件材料的层，其中，所述第二蚀刻工艺在所述逻辑区域中的所述栅极介电层上或中停止，但是保留覆盖所述侧壁的所述间隔件材料的层的一部分。

本发明的又一实施例提供了一种形成集成电路(IC)的方法，所述方法包括：在设置在存储器区域和逻辑区域之间的半导体衬底内的隔离结构上方形成栅极介电层；在所述栅极介电层上方形成栅电极层；在所述栅电极层上方形成硬掩模；在所述硬掩模上方形成覆盖层；利用第一蚀刻工艺图案化所述覆盖层和所述硬掩模，所述第一蚀刻工艺限定所述隔离结构上方的侧壁，其中，所述侧壁包括所述覆盖层和所述硬掩模并且面向所述逻辑区域；蚀刻所述硬掩模以使所述硬掩模在所述侧壁内至少部分地横向缩进；在所述覆盖层和所述侧壁上方形成间隔件材料的层；以及利用第二蚀刻工艺蚀刻所述间隔件材料的层以形成邻近所述侧壁的间隔件。

附图说明

当结合附图进行阅读取时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A示出了根据本发明的一些方面的集成电路(IC)的截面图。

图1B示出了图1A的IC的局部顶视图。

图2示出了根据本发明的其他方面的IC的截面图。

图3示出了根据本发明的其他方面的IC的截面图。

图3A提供了图3的一部分的放大图。

图3B提供了对应于图3A的视图，但涉及与本发明的其他方面有关的不同实施例。