[发明专利]集成电路及其形成方法

权利要求书

1.一种集成电路，包括：

半导体衬底，包括逻辑区域和存储器区域，所述逻辑区域和所述存储器区域由隔离结构分隔开，其中，所述隔离结构包括介电材料；

存储器器件，位于所述存储器区域上，其中，所述存储器器件包括位于栅极电介质上方的栅电极；

伪栅极结构，位于所述隔离结构上，并且具有对应于所述栅电极的伪栅电极层和对应于所述栅极电介质的伪栅极介电层；以及

锥形侧壁结构，位于所述伪栅极结构的面向所述逻辑区域的一侧上，其中，所述锥形侧壁结构在所述隔离结构上方且与所述隔离结构间隔开，并且与所述伪栅电极层相邻或邻接，

其中，面向所述逻辑区域的所述伪栅极结构的一侧包括位于所述伪栅电极层之上的一个或多个介电层，并且相对于所述伪栅电极层从所述逻辑区域凹进。

2.根据权利要求1所述的集成电路，其中，所述锥形侧壁结构位于所述伪栅电极层的一部分的顶部上。

3.根据权利要求1所述的集成电路，其中：

所述伪栅极介电层具有厚度；并且

所述锥形侧壁结构在所述隔离结构之上间隔的距离小于或等于所述伪栅极介电层的所述厚度。

4.根据权利要求1所述的集成电路，其中：

所述锥形侧壁结构朝向所述逻辑区域锥化；并且

所述伪栅极介电层限制在所述锥形侧壁结构下方。

5.根据权利要求1所述的集成电路，其中：

所述锥形侧壁结构由导电材料形成；并且

所述锥形侧壁结构通过形成在所述伪栅电极层上的原生氧化物与所述伪栅电极层分隔开。

6.根据权利要求1所述的集成电路，其中，所述锥形侧壁结构由所述伪栅电极层的延伸件形成。

7.根据权利要求1所述的集成电路，其中，所述伪栅极介电层包括位于两个氧化物层之间的氮化物层。

8.根据权利要求1所述的集成电路，其中：

所述伪栅极介电层的一层或多层中断而不在所述锥形侧壁结构下方完全延伸，以在所述隔离结构和所述锥形侧壁结构之间产生不存在所述伪栅极介电层的区域；并且

用具有与所述伪栅极介电层不同的组分或结构的介电材料填充所述隔离结构和所述锥形侧壁结构之间的不存在所述伪栅极介电层的所述区域。

9.根据权利要求1所述的集成电路，其中，高k金属栅极设置在所述逻辑区域。

10.一种形成集成电路(IC)的方法，所述方法包括：

在半导体衬底的存储器区域和逻辑区域之间的隔离结构上方形成栅极介电层，其中，所述栅极介电层在所述存储器区域和所述逻辑区域上方延伸；

在所述栅极介电层上方形成栅电极层；

在所述栅电极层上方形成硬掩模；

在所述硬掩模上方形成覆盖层；

利用第一蚀刻工艺图案化所述覆盖层和所述硬掩模，所述第一蚀刻工艺在所述栅电极层中或上停止并且在所述隔离结构上方形成侧壁，其中，所述侧壁包括面向所述逻辑区域的所述覆盖层和所述硬掩模的侧壁；

利用第二蚀刻工艺蚀刻所述侧壁，其中，所述第二蚀刻工艺是选择性的，使得所述硬掩模的一部分相对于所述覆盖层凹入所述侧壁；

在所述覆盖层和所述侧壁上方形成间隔件材料的层；以及

利用第三蚀刻工艺蚀刻所述间隔件材料的层，其中，所述第三蚀刻工艺在所述逻辑区域中的所述栅极介电层上或中停止，但是保留覆盖所述侧壁的所述间隔件材料的层的一部分。

11.根据权利要求10所述的方法，还包括：

在利用所述第二蚀刻工艺蚀刻所述间隔件材料的层之后，利用第四蚀刻工艺蚀刻穿过所述逻辑区域中的所述栅极介电层。

12.根据权利要求10所述的方法，其中，高k金属栅极设置在所述逻辑区域。