[发明专利]封装方法

说明书

一种封装方法，包括：提供载体晶圆；提供半导体芯片，包括待键合面，待键合面上形成有粘胶层；对粘胶层进行第一加热处理，使粘胶层处于第一温度；对载体晶圆进行第二加热处理，使载体晶圆处于第二温度，第二温度小于第一温度；通过粘胶层将半导体芯片键合在载体晶圆上。本发明实施例对载体晶圆进行第二加热处理，载体晶圆处于第二温度，第二温度小于第一温度，使得载体晶圆的温度与粘胶层的温度差不至于过大，从而将处于第一温度的粘胶层键合在处于第二温度的载体晶圆上的过程中，粘胶层的收缩量较小，粘胶层底部的边缘区域不易卷曲，因此粘胶层底部的边缘不易与载体晶圆贴合，使得后续过程中更易去除气泡，有利于提高封装方法的封装性能。

技术领域

本发明涉及半导体封装领域，尤其涉及一种封装方法。

背景技术

随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(Ball GridArray，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、晶圆级封装(Wafer LevelPackage，WLP)、三维封装(3D)和系统封装(System in Package，SiP)等。

目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用晶圆级系统封装(Wafer Level Package System in Package，WLPSiP)，与传统的系统封装相比，晶圆级系统封装是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。

在晶圆级系统封装制程中，通常通过胶粘层(DAF)将裸芯片(Die)与载体晶圆(Carrier wafer)实现物理连接，为了保证粘胶层能够更好的将载体晶圆与裸芯片键合到一起，会预先对粘胶层进行加热处理。

发明内容

本发明实施例解决的问题是提供一种封装方法，在降低封装成本、提高封装效率的同时，提高封装精度。

为解决上述问题，本发明实施例提供一种封装方法，包括：提供载体晶圆；提供半导体芯片，包括待键合面，所述待键合面上形成有粘胶层；对所述粘胶层进行第一加热处理，使所述粘胶层处于第一温度；对所述载体晶圆进行第二加热处理，使所述载体晶圆处于第二温度，所述第二温度小于所述第一温度；通过所述粘胶层将半导体芯片键合在所述载体晶圆上。

可选的，所述半导体芯片与所述载体晶圆键合后，升温加压，对所述粘胶层、半导体芯片以及载体晶圆进行气泡去除处理。

可选的，所述气泡去除处理的工艺参数包括：温度为150℃至200℃，压强为5mtorr至10mtorr。

可选的，所述气泡去除处理的工艺参数包括：工艺时间为3小时至5小时。

可选的，采用高温高压烤箱进行所述气泡去除处理。

可选的，所述第二温度位于40℃至80℃的范围内。

可选的，所述第一温度位于100℃至200℃的范围内。

可选的，对所述粘胶层进行第一加热处理的步骤中，所述半导体芯片形成在键合头的底部，所述键合头包括第一加热装置和位于所述第一加热装置底部的吸附装置。

可选的，所述第一加热装置包括焊头。

可选的，提供载体晶圆的步骤中，所述载体晶圆位于所述第二加热装置上；对所述载体晶圆进行第二加热处理的步骤中，通过第二加热装置使所述载体晶圆处于第二温度。

可选的，所述第二加热装置包括具有电阻丝的键合台。

可选的，所述粘胶层包括DAF膜。