[发明专利]制造半导体装置的方法

说明书

在光刻胶成像期间，利用单层工艺来减少摆动效应干扰及反射。向光刻胶中加入了抗反射添加剂，其中所述抗反射添加剂具有染料部分及反应部分。在分配时，反应部分将与下伏结构反应，以在下伏结构与光刻胶的剩余部分之间形成抗反射涂层。在成像期间，抗反射涂层将吸收能量从而防止能量被反射，或将改变反射的光学路径从而有助于减少由反射能量导致的干扰。

技术领域

本发明的实施例是有关于一种制造半导体装置的方法。

背景技术

由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度(integration density)的持续提高，半导体行业已经历快速增长。在很大程度上，集成密度的这一提高是源自最小特征大小(minimum feature size)的连番减小(例如，朝向20nm节点以下(sub-20nm node)缩减半导体工艺节点)，而使更多的组件能够整合于所给定的区域中。随着近来对小型化、提高速度、增加频宽、降低功率损耗及缩短延迟的需求的增加，对更小且更具创造性的半导体管芯封装技术的需要也随着增加。

随着半导体技术的进一步推进，经堆叠及接合的半导体装置已出现作为一种有效的替代选择，以进一步减小半导体装置的实体大小。在经堆叠的半导体装置中，例如逻辑、存储器、处理器电路等有源电路至少部分地在单独的衬底上制作后，然后再实体接合及电接合在一起以形成功能装置 (functional device)。此种接合工艺利用精密的技术，且期望有所改进。

发明内容

本发明实施例提供一种制造半导体装置的方法，包括以下步骤。在导电材料之上施加光刻胶。在所述光刻胶与所述导电材料之间形成抗反射层。以及，在所述形成所述抗反射层之后对所述光刻胶进行显影。

本发明实施例提供一种制造半导体装置的方法，包括以下步骤。将光刻胶施加到导电表面。使所述导电表面与所述光刻胶内的抗反射添加剂反应，以形成反应表面。利用图案化能量源图案化所述光刻胶。对所述光刻胶进行显影，所述对所述光刻胶进行显影暴露出所述反应表面的一部分。以及，在所述对所述光刻胶进行显影之后且在移除所述光刻胶的剩余部分之前，移除所述反应表面的所述一部分。

本发明实施例提供光刻胶，包含光刻胶聚合物树脂、光酸产生剂以及抗反射添加剂。抗反射添加剂包括染料基团以及接合至所述染料基团的硅原子。

附图说明

结合附图阅读以下详细说明会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1根据一些实施例示出通孔的形成。

图2示出根据一些实施例的半导体装置。

图3根据一些实施例示出放置半导体装置于通孔之间。

图4示出根据一些实施例的包封。

图5A到图5B根据一些实施例示出将光刻胶设置在晶种层之上。

图6根据一些实施例示出对光刻胶进行成像。

图7根据一些实施例示出光刻胶的显影。

图8示出根据一些实施例的处理工艺。

图9根据一些实施例示出额外重布线层的形成。

图10根据一些实施例示出聚合物层的图案化。

图11根据一些实施例示出封装的接合。

图12示出根据一些实施例的单体化(singulation)。

[符号的说明]

101：载体衬底；

103：粘合剂层；