[发明专利]电子芯片存储器

权利要求书

1.一种器件，包括：

至少三个存储器单元；

针对每个单元，第一掺杂的半导体区域和开关，所述开关将所述单元耦合至所述第一掺杂的半导体区域；以及

多个第一掺杂的半导体区，将所述第一掺杂的半导体区域连接在一起。

2.根据权利要求1所述的器件，其中所述第一掺杂的半导体区和所述第一掺杂的半导体区域位于相同的半导体层中。

3.根据权利要求1所述的器件，其中所述第一掺杂的半导体区和所述第一掺杂的半导体区域位于覆盖绝缘层的半导体层中。

4.根据权利要求1所述的器件，还包括将所述第一掺杂的半导体区域连接在一起的导电轨道。

5.根据权利要求1所述的器件，其中每个开关包括具有栅极的晶体管，所述晶体管的所述栅极具有共线的伸长的形状，并且彼此分离。

6.根据权利要求1所述的器件，其中每个单元包括一个或多个不可逆地可编程的存储器点，每个不可逆地可编程的存储器点包括第二半导体区和位于所述第二半导体区上的栅极。

7.根据权利要求6所述的器件，包括限定所述存储器点的所述栅极的导电区域。

8.根据权利要求7所述的器件，其中每个开关包括晶体管，所述晶体管具有伸长形状的栅极，所述伸长形状的栅极与其他所述晶体管的所述栅极共线，并且其中所述导电区域和所述晶体管的所述栅极具有相同的伸长方向。

9.一种存储器，包括：

多个存储器单元，被布置成行和列的矩阵，每个行包括至少三个存储器单元；

多个第一掺杂的半导体区域，每个第一掺杂的半导体区域与相应的存储器单元相关联；

多个开关，每个开关将相关联的第一掺杂的半导体区域与相应的所述存储器单元耦合；以及

每个行中的多个第一掺杂的半导体区，所述第一掺杂的半导体区连接该行的所述第一掺杂的半导体区域。

10.根据权利要求9所述的存储器，其中所述第一掺杂的半导体区和所述第一掺杂的半导体区域位于覆盖绝缘层的半导体层中。

11.根据权利要求9所述的存储器，其中两个相邻的行关于轴线对称地布置。

12.根据权利要求11所述的存储器，其中每个单元包括可编程的存储器点，所述可编程的存储器点包括第二半导体区和位于所述第二半导体区上的栅极，并且其中每个行包括限定所述存储器点的所述栅极的导电区域。

13.根据权利要求12所述的存储器，其中所述两个相邻的行的所述导电区域由共用导电区域限定。

14.根据权利要求13所述的存储器，其中分别位于所述两个相邻的行中并且位于所述矩阵的相同列中的两个存储器点的第二半导体区交替地接触被布置在具有所述共用导电区域的垂直对准的两侧的半导体区域。

15.一种存储器，包括：

多个存储器单元，被布置成行和列的矩阵，每个行包括至少三个存储器单元，其中每个存储器单元包括不可逆地可编程的存储器点；

多个第一掺杂的半导体区域，每个第一掺杂的半导体区域与相应的存储器单元相关联；

多个开关，每个开关将相关联的第一掺杂的半导体区域与相应的所述存储器单元耦合，其中每个开关包括具有栅极的晶体管，每个行的所述晶体管的所述栅极具有共线的伸长形状，并且彼此分离；

多个第一导电轨道，每个第一导电轨道连接相应行的所述第一掺杂的半导体区域；

多个第二导电轨道，每个第二导电轨道连接相应列的所述晶体管的所述栅极；以及

每个行中的多个第一掺杂的半导体区，每个第一掺杂的半导体区连接相应行的所述第一掺杂的半导体区域。