[发明专利]一种存算一体芯片的嵌入式处理器、指令集及数据处理方法

权利要求书

1.一种存算一体芯片的嵌入式处理器数据处理方法，其步骤包括：

1)嵌入式处理器将存算一体芯片的存算一体阵列/逻辑配置为多个子阵列，不同所述子阵列用于数据的矩阵乘加运算或者神经网络不同层的运算；然后通过输入数据接口直接从输入数据缓存中读取数据；

2)当存算一体阵列进行人工神经网络计算时，嵌入式处理器通过控制信号使能指令ENA、控制信号去使能指令DISA、控制信号脉冲指令PUL，经输出控制信号接口给出拉高、拉低或者脉冲控制信号，配合基本操作指令通过外部控制寄存器接口配置外部控制寄存器，将拉高、拉低或者脉冲控制信号和外部控制寄存器数据送入存算一体阵列/逻辑，控制DAC将待处理数据转换为模拟信号，然后控制存算一体的一对应子阵列进行矩阵乘加运算，然后控制ADC将运算结果转换为数字信号；

3)嵌入式处理器首先通过输入信号比较指令CMPB、等待输入信号跳变指令WAIT指令捕捉通过输入指示接口输入的存算一体阵列/逻辑的状态指示信号，确认ADC转化完成以及算一体阵列/逻辑数据准备就绪，然后通过控制信号使能指令ENA、控制信号去使能指令DISA、控制信号脉冲指令PUL并配合基本操作指令，生成控制信号和外部控制寄存器值，通过数据总线接口将矩阵乘加运算结果读回；然后再使用激活函数查找表指令LUT、多个数相加指令ADDM、取最大值指令MAX配合基本操作指令对结果进行激活、池化或者基本的运算操作之后，通过内部数据存储器对中间数据进行缓存，并判断是否为最后一层神经网络运算；

4)如果不是最后一层，则循环进行步骤2)和步骤3)；如果是最后一层，则进行步骤5)；

5)嵌入式处理器进行最终结果处理，判断人工神经网络识别结果，根据识别结果，确定是否将结果输出。

2.如权利要求1所述的方法，其特征在于，

所述输入信号比较指令CMPB，用于对单比特输入信号进行0/1比较，比较结果写到存储相应结果的嵌入式处理器内部寄存器；所述输入信号比较指令CMPB所操作的单比特信号为通过输入指示信号接口输入的指示信号；

所述等待输入信号跳变指令WAIT，用于等待输入单比特信号状态跳变，在跳变之前嵌入式处理器不执行其他操作；

所述控制信号使能指令ENA，用于对控制信号进行拉高操作，当操作数位宽为N时对最多N个控制信号进行使能操作；

所述控制信号去使能指令DISA，用于对控制信号进行拉低操作，当操作数位宽为N时对最多N个控制信号进行去使能操作；

所述控制信号脉冲指令PUL，用于最多同时产生N个控制信号脉冲；

所述激活函数查找表指令LUT，用于利用查找表对存算一体运算结果进行激活操作；

所述多个数相加指令ADDM，用于多个数相加；

所述取最大值指令MAX，用于数据比较寻找最大值或用于卷积神经网络中的最大值池化操作。

3.如权利要求1或2所述的方法，其特征在于，所述控制信号使能指令ENA、控制信号去使能指令DISA、控制信号脉冲指令PUL的数据格式均包括：指令类型字段、预留字段、产生所操作信号的寄存器编号字段和所操作的信号字段；所述输入信号比较指令CMPB和等待输入信号跳变指令WAIT的指令格式包括：指令类型字段、预留字段、0/1指示字段和信号编号字段；所述激活函数查找表指令LUT的数据格式包括：指令类型标识字段、存放查表结果的目的内部寄存器编号字段、存放需要进行激活操作数据的源内部寄存器编号字段和查找表在内部数据存储器中的基地址字段；所述嵌入式处理器执行所述控制信号使能指令ENA、控制信号去使能指令DISA或控制信号脉冲指令PUL时，首先指针计数模块根据当前指令指针计数，读取指令，译码模块进行指令译码，确定当前指令为所述控制信号使能指令ENA、控制信号去使能指令DISA、控制信号脉冲指令PUL三种指令之一，则通过寄存器编号索引到相应的寄存器，指令执行模块根据指令中的设置值对相应寄存器的值进行操作，数据回写模块将操作结果回写到相应寄存器；所述嵌入式处理器通过激活函数查找表指令LUT对数据进行激活操作。