[发明专利]一种三维存储器的形成方法及三维存储器

说明书

本申请实施例公开了一种三维存储器的形成方法及三维存储器，其中，方法包括：提供一待处理的第一半导体结构，所述第一半导体结构具有在叠层结构内形成的沟道通孔，其中，所述叠层结构包括叠置的介质层和牺牲层；在所述沟道通孔内形成负电容材料层；在所述负电容材料层的表面形成存储功能层和沟道层，在所述叠层结构内形成栅极层，以形成所述三维存储器。

技术领域

本申请实施例涉及半导体器件及其制造领域，涉及但不限于一种三维存储器的形成方法及三维存储器。

背景技术

随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维（3D）闪存存储器结构应运而生，例如3D NOR（3D或非）闪存和3D NAND（3D与非）闪存。

其中，3D NAND存储器以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度，高效存储单元性能的存储器，已经成为新兴存储器设计和生产的主流工艺。

但是，为了实现3D NAND的读写、擦除功能，通常在晶体管栅极需要施加比较高的工作电压。而随着器件尺寸的不断缩小，过高的栅极电压一方面会使晶体管源漏区的漏电越来越严重，另一方面还会使相邻栅极层之间产生耦合干扰，从而影响到器件的性能。

发明内容

有鉴于此，本申请实施例提供一种三维存储器的形成方法及三维存储器，能够提高最终所形成的三维存储器的电学性能。

本申请实施例的技术方案是这样实现的：

第一方面，本申请实施例提供一种三维存储器的形成方法，所述方法包括：

提供一待处理的第一半导体结构，所述第一半导体结构具有在叠层结构内形成的沟道通孔，其中，所述叠层结构包括叠置的介质层和牺牲层；

在所述沟道通孔内形成负电容材料层；

在所述负电容材料层的表面形成存储功能层和沟道层，在所述叠层结构内形成栅极层，以形成所述三维存储器。

在一些实施例中，所述在所述负电容材料层表面形成存储功能层和沟道层，在所述叠层结构内形成栅极层，以形成所述三维存储器，包括：

在所述负电容材料层的表面形成存储功能层；

在所述存储功能层的表面形成沟道层；

刻蚀掉所述牺牲层形成所述刻蚀孔，在所述刻蚀孔内形成栅极层，以形成所述三维存储器。

在一些实施例中，所述在所述负电容材料层的表面形成存储功能层包括：

在所述负电容材料层的表面形成阻挡层；

在所述阻挡层的表面形成电荷捕获层；及

在所述电荷捕获层的表面形成隧穿层以形成存储功能层。

在一些实施例中，所述在所述沟道通孔内形成负电容材料层，包括：

沿所述沟道通孔延伸的方向，在所述沟道通孔的侧壁形成所述负电容材料层。

在一些实施例中，所述负电容材料层包括铁电材料HfZrO。

第二方面，本申请实施例提供一种三维存储器的形成方法，所述方法包括：

提供一待处理的第二半导体结构，所述第二半导体结构具有通过刻蚀叠层结构中牺牲层而形成的刻蚀孔；所述叠层结构包括叠置的介质层和牺牲层；

在所述刻蚀孔内，形成栅极层以及包围所述栅极层的负电容材料层，以形成所述三维存储器。