[发明专利]半导体器件及其制造方法有效
| 申请号: | 201911200857.7 | 申请日: | 2019-11-29 |
| 公开(公告)号: | CN111261661B | 公开(公告)日: | 2023-05-26 |
| 发明(设计)人: | 江宏礼;陈佑昇;郑兆钦;陈自强 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
| 主分类号: | H10B63/00 | 分类号: | H10B63/00;H10B63/10;H10B61/00 |
| 代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
| 地址: | 中国台*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件,包括:
逻辑电路,包括设置在衬底上方的晶体管;
多层,每个层包括分别设置在所述逻辑电路上方的金属布线层和层间介电层;以及
存储器阵列,其中:
所述多层中的金属布线层以更靠近所述衬底的顺序包括第一层、第二层、第三层和第四层,并且
所述存储器阵列包括设置在所述第三层中的下部多层,
其中,所述存储器阵列的下部多层包括存储器层,所述存储器层包括位线、与所述位线交叉的隔离壁图案以及形成在所述位线和所述隔离壁图案之间的空间的字线,并且在截面图中,设置在所述存储器层中的所述隔离壁图案之间的所述字线为T形字线。
2.根据权利要求1所述的半导体器件,其中:
所述存储器阵列包括设置在所述第四层中的上部多层。
3.根据权利要求2所述的半导体器件,其中,所述存储器阵列的所述下部多层和所述上部多层中的每个包括两个存储器层。
4.根据权利要求3所述的半导体器件,其中,所述两个存储器层包括垂直堆叠的两层位线和与所述两层位线交叉的字线。
5.根据权利要求1所述的半导体器件,其中,用于操作所述存储器阵列的外围电路设置在所述存储器阵列下方。
6.根据权利要求4所述的半导体器件,其中,所述逻辑电路的一部分设置在所述存储器阵列下方。
7.根据权利要求1所述的半导体器件,其中,所述存储器阵列包括相变存储器单元。
8.根据权利要求7所述的半导体器件,其中,每个所述相变存储器单元包括相变存储器层,所述相变存储器层由选自由Ge、Ga、Sn和In组成的组中的一种或多种以及选自由Sb和Te组成的组的一种或多种制成。
9.根据权利要求8所述的半导体器件,其中,所述相变存储器层还包括选自由氮、铋和氧化硅组成的组中的一种或多种。
10.根据权利要求7所述的半导体器件,其中,每个所述相变存储器单元包括选择器材料层,所述选择器材料层由选自由以下组成的组的一种或多种制成:
AsGeSe,掺杂有选自由N、P、S、Si和Te组成的组中的一种或多种;以及
AsGeSeSi,掺杂有选自由N、P、S、Si和Te组成的组中的一种或多种。
11.根据权利要求1所述的半导体器件,其中,所述存储器阵列包括电阻率变化存储器单元。
12.根据权利要求11所述的半导体器件,其中,每个所述电阻率变化存储器单元包括由选自由HfOx、TiOx、TaOx、ZrOx、WOx、AlOx、NbOx、FeOx、GeOx、GdOx、NiO、CeO、NiO、ZrO和CuO组成的组中的一种或多种制成的相变存储器层。
13.根据权利要求1所述的半导体器件,其中,所述存储器阵列包括磁性存储器单元。
14.根据权利要求1所述的半导体器件,其中,所述存储器阵列包括铁电存储器单元。
15.根据权利要求1所述的半导体器件,其中,所述多层中的金属布线层包括:以更靠近所述第四层的顺序,位于所述第四层之上的第五层、第六层和第七层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201911200857.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:KI模块对欺骗尝试的敏感性的测量
- 下一篇:薄膜晶体管基板以及显示面板





