[发明专利]脉冲锁存器驱动电路及芯片

权利要求书

1.一种脉冲锁存器驱动电路，其特征在于，包括：控制器、时钟发生器、时钟控制单元和脉冲锁存器，其中，

所述控制器分别与所述时钟控制单元和所述脉冲锁存器连接，所述时钟控制单元分别与所述时钟发生器和所述脉冲锁存器连接；

所述控制器用于，向所述时钟控制单元发送时钟控制信号 ，向所述脉冲锁存器发送采样控制信号；其中，所述时钟控制信号中包括两路高电平信号，或者两路低电平信号，或者一路高电平信号和一路低电平信号；

所述时钟控制单元用于，接收所述时钟发生器产生的时钟脉冲信号，并根据所述时钟控制信号和所述时钟脉冲信号，生成时钟关断信号；

所述脉冲锁存器用于，当所述时钟控制信号中包括两路低电平信号时，根据所述时钟关断信号停止翻转。

2.根据权利要求1所述的电路，其特征在于，所述时钟控制单元包括：第一时钟处理模块、使能控制模块和时钟生成模块，其中，

所述第一时钟处理模块分别与所述时钟发生器、所述使能控制模块和所述时钟生成模块连接；

所述使能控制模块还分别与所述控制器和所述时钟生成模块连接，所述时钟生成模块还与所述脉冲锁存器连接。

3.根据权利要求2所述的电路，其特征在于，所述第一时钟处理模块包括：第一非门和第二非门，其中，

所述第一非门分别与所述时钟发生器、所述第二非门、所述使能控制模块和所述时钟生成模块连接，所述第二非门还与所述使能控制模块连接。

4.根据权利要求2所述的电路，其特征在于，所述使能控制模块包括：或门和第一锁存器，其中，

所述或门分别与所述控制器和所述第一锁存器连接；

所述第一锁存器还分别与所述第一时钟处理模块和所述时钟生成模块连接。

5.根据权利要求2所述的电路，其特征在于，所述时钟生成模块包括：三输入与门，其中，

所述三输入与门分别与所述第一时钟处理模块、所述使能控制模块和所述时钟发生器连接。

6.根据权利要求4所述的电路，其特征在于，所述第一锁存器包括：第一三态门、第二三态门和第三非门，其中，

所述第一三态门分别与所述或门、所述第一时钟处理模块、所述第二三态门和所述第三非门连接；

所述第二三态门还分别与所述第三非门和所述第一时钟处理模块连接；

所述第三非门还与所述时钟生成模块连接。

7.根据权利要求2所述的电路，其特征在于，所述脉冲锁存器包括：第二时钟处理模块、数据采样模块和数据输出模块，其中，

所述第二时钟处理模块分别与所述时钟生成模块和所述数据采样模块连接；

所述数据采样模块还分别与所述数据输出模块和控制器连接。

8.根据权利要求7所述的电路，其特征在于，所述第二时钟处理模块包括：第四非门和第五非门，其中，

所述第四非门分别与所述时钟生成模块、所述数据采样模块和所述第五非门连接；

所述第五非门还与所述数据采样模块连接。

9.根据权利要求7所述的电路，其特征在于，所述数据采样模块包括：选择器、第三三态门、第四三态门和第六非门，其中，

所述选择器分别与所述第三三态门和所述控制器连接；

所述第三三态门还分别与所述第二时钟处理模块、所述第四三态门和所述第六非门连接；

所述第四三态门还与所述第六非门连接。

10.根据权利要求7所述的电路，其特征在于，所述数据输出模块包括：第七非门和第八非门，其中，

所述第七非门和所述第八非门分别与所述数据采样模块连接。

11.一种芯片，其特征在于，所述芯片包括权利要求1至10任意一项中所述的脉冲锁存器驱动电路。