[发明专利]N型半导体器件及其制造方法

说明书

本发明公开了一种N型半导体器件，包括：栅极结构和形成在栅极结构两侧的半导体衬底中形成有嵌入式磷硅外延层；源区和漏区形成在嵌入式磷硅外延层中；在源漏区的顶部形成有第一接触孔；在第一接触孔的第一开口的底部区域形成有底部接触结构、顶部区域填充有第四金属层；底部接触结构由磷重掺杂的磷硅外延层或碳磷硅外延层组成，第四金属层叠加在底部接触结构之上；底部接触结构为N+掺杂浓度大于嵌入式磷硅外延层的表面的N+掺杂浓度。本发明公开了一种N型半导体器件的制造方法。本发明能降低器件的源漏接触电阻和沟道电阻，提高器件性能。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种N型半导体器件；本发明还涉及一种N型半导体器件的制造方法。

背景技术

如图1所示，是现有N型半导体器件的制造方法的流程图；如图2所示，是现有N型半导体器件的器件结构示意图，图1中仅显示了接触孔的开口之前的工艺结构的示意图，后续工艺结构的示意图省略；现有N型半导体器件的制造方法包括如下步骤：

步骤一、完成接触孔的开口刻蚀之前的工艺，所形成的器件结构包括：

形成于半导体衬底1表面上的栅极结构。

在所述栅极结构两侧的所述半导体衬底1中形成有嵌入式磷硅外延层9。

现有方法中，所述N型半导体器件为鳍式晶体管。

所述鳍式晶体管包括鳍体，所述鳍体呈纳米条或纳米片结构，且所述鳍体由所述半导体衬底1刻蚀而成。

同一所述半导体衬底1上的各所述鳍体平行排列且各所述鳍体之间隔离有介质层。图2为沿其中一条所述鳍体的剖面结构图。

所述栅极结构覆盖在部分长度的所述鳍体的顶部表面和侧面。

通常，所述栅极结构包括叠加而成的栅介质层3和栅导电材料层5。所述栅介质层3的材料包括高介电常数材料(HK)，所述栅导电材料层5为金属栅(MG)，即所述栅极结构为HKMG，在28nm以下的工艺节点中常常采用HKMG。所述金属栅的形成过程中采用了伪栅结构，所述嵌入式磷硅外延层9、所述源区和所述漏区自对准形成在所述伪栅结构的两侧，在形成所述层间膜8之后以及进行步骤二之前还包括去除所述伪栅结构，之后在所述伪栅结构的去除区域中形成所述金属栅。图2中，在所述金属栅5和所述栅介质层3之间还包括功函数层4，另外还可以包括阻挡层；在所述金属栅5的顶部还包括掩膜层6，在所述栅极结构的侧面形成有侧墙7。也能为：所述栅介质层3的材料为栅氧化层，所述栅导电材料层5为多晶硅栅；或者，所述栅介质层3的材料包括高介电常数材料，所述栅导电材料层5为多晶硅栅；或者，所述栅介质层3的材料为栅氧化层，所述栅导电材料层5为金属栅。

所述嵌入式磷硅外延层9形成在所述栅极结构两侧的所述鳍体中。所述嵌入式磷硅外延层9填充于凹槽2中。所述凹槽2呈Σ结构。

源区由形成于所述栅极结构第一侧的所述嵌入式磷硅外延层9中的N+区组成。

漏区由形成于所述栅极结构第二侧的所述嵌入式磷硅外延层9中的N+区组成。

层间膜8覆盖在所述源区、所述漏区和所述栅极结构上。

步骤二、光刻定义出所述接触孔的形成区域，对所述层间膜8进行刻蚀形成穿过所述层间膜8的所述接触孔的开口；接触孔包括位于所述源区、所述漏区和所述栅极结构的顶部的接触孔。图2中显示了位于所述源区和所述漏区顶部的第一开口10。

所述第一开口10将底部的所述嵌入式磷硅外延层9暴露出来。

步骤三、在所述开口中填充金属层形成各所述接触孔。

之后进行后续的后端制程工艺(BEOL)。