[发明专利]N型半导体器件及其制造方法有效

专利信息
申请号: 201911133313.3 申请日: 2019-11-19
公开(公告)号: CN110854200B 公开(公告)日: 2023-04-07
发明(设计)人: 翁文寅 申请(专利权)人: 上海华力集成电路制造有限公司
主分类号: H01L29/78 分类号: H01L29/78;H01L29/08;H01L29/47;H01L21/336
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 郭四华
地址: 201315 上海市浦东新区中国(上*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体器件 及其 制造 方法
【权利要求书】:

1.一种N型半导体器件,其特征在于,包括:

形成于半导体衬底表面上的栅极结构;

在所述栅极结构两侧的所述半导体衬底中形成有嵌入式磷硅外延层;

源区由形成于所述栅极结构第一侧的所述嵌入式磷硅外延层中的N+区组成;

漏区由形成于所述栅极结构第二侧的所述嵌入式磷硅外延层中的N+区组成;

层间膜覆盖在所述源区、所述漏区和所述栅极结构上;

在所述源区和所述漏区的顶部形成有穿过所述层间膜的第一接触孔;

在所述第一接触孔包括穿过所述层间膜的第一开口,所述第一开口将底部的所述嵌入式磷硅外延层暴露出来,在所述第一开口的底部区域的所述嵌入式磷硅外延层表面形成有底部接触结构,所述第一开口的顶部区域填充有第四金属层;所述底部接触结构由磷重掺杂的磷硅外延层或碳磷硅外延层组成,所述第四金属层叠加在所述底部接触结构之上;

所述底部接触结构为N+掺杂且掺杂浓度大于所述嵌入式磷硅外延层的表面的N+掺杂浓度;

所述第四金属层和所述底部接触结构形成肖特基接触,所述底部接触结构的N+掺杂结构使所述肖特基接触中的耗尽层宽度降低从而降低所述肖特基接触的势垒高度,并从而降低所述第一接触孔的接触电阻;

沟道区形成在所述嵌入式磷硅外延层之间的所述半导体衬底中,所述嵌入式磷硅外延层对所述沟道区产生拉应力,所述底部接触结构增加对所述沟道区的拉应力。

2.如权利要求1所述的N型半导体器件,其特征在于:所述N型半导体器件为鳍式晶体管;

所述鳍式晶体管包括鳍体,所述鳍体呈纳米条或纳米片结构,且所述鳍体由所述半导体衬底刻蚀而成。

3.如权利要求2所述的N型半导体器件,其特征在于:所述栅极结构覆盖在部分长度的所述鳍体的顶部表面和侧面;

所述嵌入式磷硅外延层形成在所述栅极结构两侧的所述鳍体中。

4.如权利要求3所述的N型半导体器件,其特征在于:所述栅极结构包括叠加而成的栅介质层和栅导电材料层;

所述栅介质层的材料为栅氧化层;或者,所述栅介质层的材料包括高介电常数材料;

所述栅导电材料层为多晶硅栅;或者,所述栅导电材料层为金属栅。

5.如权利要求2所述的N型半导体器件,其特征在于:同一所述半导体衬底上的各所述鳍体平行排列且各所述鳍体之间隔离有介质层。

6.如权利要求3所述的N型半导体器件,其特征在于:所述嵌入式磷硅外延层填充于凹槽中。

7.如权利要求6所述的N型半导体器件,其特征在于:所述凹槽呈Σ结构。

8.如权利要求1所述的N型半导体器件,其特征在于:所述第四金属层包括TiN和Ti叠加层以及钨层,TiN和Ti叠加层形成在所述第一开口中的顶部区域的底部表面和侧面,钨层将形成有TiN和Ti叠加层的所述第一开口中的顶部区域完全填充。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司,未经上海华力集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201911133313.3/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top