[发明专利]一种模拟I2C从机及其实现方法、终端设备和存储介质

说明书

本发明提供了一种模拟I2C从机及其实现方法、终端设备和存储介质，其方法包括：上电后对硬件外设进行初始化设置；每当I2C主机发送数据时，通过计时器的输入捕获来触发DMA控制器传输I2C主机发送的数据；每当完成一个字节的数据传输后进入接收中断流程，并对每次传输过来的数据进行解析；根据解析结果进行数据有效性判断，并根据判断结果向I2C主机反馈对应的响应信息。本发明实现模拟I2C从机的同时，降低芯片的CPU资源占用，提升了数据传输的实时性，进而大大提高了通信速度。

技术领域

本发明涉及通信技术领域，尤指一种模拟I2C从机及其实现方法、终端设备和存储介质。

背景技术

I2C总线是由数据线SDA和时钟SCL构成的串行总线，可发送和接收数据。在CPU与被控I2C之间、I2C与I2C之间进行双向传送，最高传送速率100kbps。各种被控制电路均并联在这条总线上，但就像电话机一样只有拨通各自的号码才能工作，所以每个电路和模块都有唯一的地址。I2C规程运用主/从双向通讯。器件发送数据到总线上，则定义为发送器，件接收数据则定义为接收器。主器件和从器件都可以工作于接收和发送状态。在信息的传输过程中，I2C总线上并接的每一模块电路既是主控器(或被控器)，又是发送器(或接收器)，这取决于它所要完成的功能。

对于缺少硬件I2C或者硬件I2C已被使用的应用，使用IO模拟I2C主机比较简单，但对于使用IO模拟I2C从机则较为复杂。由于I2C主机发送数据在时间和长度上的不确定性，模拟I2C从机需要一直占用CPU资源去循环判断START信号和SCL线(时钟线)上的CLOCK。因此，如何提供一种不需要占用CPU资源，并且实时性较高、通信速度较快的模拟I2C从机是本领域技术人员亟需解决的问题。

发明内容

本发明的目的是提供一种模拟I2C从机及其实现方法、终端设备和存储介质，实现实现模拟I2C从机的同时，降低芯片的CPU资源占用，提升了数据传输的实时性，进而大大提高了通信速度。

本发明提供的技术方案如下：

本发明提供一种模拟I2C从机的实现方法，包括步骤：

上电后对硬件外设进行初始化设置；

每当I2C主机发送数据时，通过计时器的输入捕获来触发DMA控制器传输I2C主机发送的数据；

每当完成一个字节的数据传输后进入接收中断流程，并对每次传输过来的数据进行解析；

根据解析结果进行数据有效性判断，并根据判断结果向所述I2C主机反馈对应的响应信息。

进一步的，所述上电后对硬件外设进行初始化设置包括步骤：

配置控制线以及数据线对应的GPIO管脚为上拉输入模式；

配置所述控制线复用为具有输入捕获功能的计时器的传输通道，并设置所述计时器的输入捕获功能为上升沿触发；

配置所述计时器所触发使能的DMA控制器的工作参数；

其中，所述工作参数包括传输模式、传输方向、寄存器地址、传输数据位大小、传输方向。

进一步的，所述根据解析结果进行数据有效性判断，并根据判断结果向所述I2C主机反馈对应的响应信息：

当解析出通过所述DMA控制器传输过来的当前数据为地址数据时，判断所述地址数据是否与自身的预设地址相符，并当解析出所述数据为非地址数据时，判断自身内存空间是否满足储存所述数据；

若所述地址数据与自身的预设地址相符，或者自身内存空间满足储存所述数据，则确定通过所述DMA控制器传输过来的当前数据有效；

若所述地址数据与自身的预设地址不相符，或者自身内存空间不满足储存所述数据，则确定通过所述DMA控制器传输过来的当前数据无效；