[发明专利]一种静电感应晶闸管及其制作方法

说明书

本发明公开了一种静电感应晶闸管及其制作方法，涉及半导体技术领域，提供了一种新的静电感应晶闸管的结构，其正面中间为栅极、两侧为阴极，背面为阳极，在其制作过程中，由于裸露在外的P+杂质区域较小，因此杂质自扩散的问题大幅减轻，电阻率的控制更为精准；形成的栅极引出区的纵向结深较深，不需要担心深度不够或者栅极引出区被刻透的问题，刻蚀深度控制难度较低，不容易因此导致器件失效；而且形成的N‑沟道的宽度也较宽，且垂直距离更长，其中的杂质分布也更为均匀，这样的结构将具有更佳的沟道控制能力，更大的电流能力；制作方法难度较低，工艺控制较简单，制作得到的静电感应晶闸管的良品率较高且性能更优。

技术领域

本发明涉及半导体技术领域，尤其是一种静电感应晶闸管及其制作方法。

背景技术

静电感应晶闸管简称SITH(Static Induction Thyristor),也可称作场控晶闸管(FCT)或双极型静电感应晶闸管(BSITH)。SITH作为大功率场控开关器件，它具有通态电阻小、通态电压低、开关速度快、开关损耗小、反向阻断增益高、开通和关断的电流增益大等一系列的优点。由于SITH的工作频率可以达到100KHZ以上，所以在高频感应加热电源中，SITH可以取代传统的真空三极管。

根据结构划分，SITH可以分为常开型和常关型两种。而根据能否承受反压的特点划分，SITH还可以分为反向阻断型和阳极发射极短路型两种类型。反向阻断型的SITH的典型结构如图1所示，芯片正面为器件的源极及阴极栅极，器件的阳极漏极位于芯片的背面。电流方面自漏极到源极，属于一种垂直型晶体管结构。其典型的制作工艺如下：

1、选用阻值较高的N-衬底，其电阻率通常在100ohm.cm以上，衬底的正面及背面都无氧化层保护。通过CVD或者炉管热氧化在衬底上生长SiO2氧化层，SiO2氧化层的厚度在3000-6000A之间。正面涂覆光刻胶保护，采用氢氟酸将背面的SiO2氧化层完全腐蚀干净。

2、进行正面的栅极光刻，然后进行SiO2氧化层的刻蚀，定义栅极。栅极在剖面上是独立的，但在平面上是互相串联的结构。采用与衬底同等尺寸的BN(氮化硼片)片在炉管内对衬底进行固态源掺杂扩散及推进，推进温度在1100-1200℃之间，推进时间通常在1-3h之间。此时晶元衬底的正面及背面均被掺杂进高浓度的杂质B，显P型，如图2所示。通常此时背面P型杂质的方块电阻在30-100ohm/Squre之间。栅极P的扩散结深在3-6um之间。此时栅极的横向扩散约2-4um左右。因为栅极横向扩散较多，P+之间的N-沟道区相对变小，器件的电流能力也会变弱。但是此时如果单纯减少P+的扩散深度，则会引起另外的一个问题：栅极结深过浅时，后续的栅极刻蚀深度的控制将会更为困难，产品的良率控制得不到保障。另外从剖面图上可见栅极P+为独立的掺杂块，实际上在平面上，它是互相串联的结构，他们在工作中，电压始终保持一致。

对衬底上左右的重掺杂的P型区域进行N型杂质掩蔽，我们称之为染磷，染磷的方法为POCL3炉管，在900-930C的环境下，采用PCOL3源对P型杂质的表面进行N型掺杂，使得表面显N型。这一步的目的就是为保护随后的N-外延不会现因为P型杂质自掺杂效应，从而使得P型杂质反扩到外延当中，使外延出现电阻率无法控制，甚至导致外延反型的情况(N型反型为P型)。

3、去除正面的SiO2氧化层后，对衬底进行N-外延，外延层电阻率和衬底电阻率基本一致，厚度大致在10-30um之间，电阻率要做到100ohm.cm以上，因为外延掺杂的非常的淡，所以外延电阻率的控制也非常困难。电阻率波动非常大，从而使得器件参数的控制极为困难，产品的良品率得不到保证。

如果在不做第四步的染磷保护之前直接进行外延，因为裸露在外的P型区面积非常大，背面及正面在外延过程中都有可能释放P型杂质B到外延炉中，从而外延极大可能会出现反型成P型的情况，从而使得器件失效。而在做完第四步的染磷保护后，表面呈现为N型，则其N型杂质也会一定程度上反扩到外延层当中，使得外延层的电阻率变低，器件参数不稳定，或者达不到预设目标。