[发明专利]半导体结构的形成方法、晶体管

说明书

一种半导体结构的形成方法、晶体管，形成方法包括：提供基底；在基底上形成有机层，有机层中具有露出基底的开口；进行多次阻断图形化处理，在开口露出的基底上形成阻断结构，阻断图形化处理的步骤包括：在有机层的表面以及基底上保形覆盖阻断材料层；去除高于有机层的顶面的阻断材料层；去除部分厚度的有机层；去除剩余的有机层露出的阻断材料层；去除剩余的有机层。本发明实施例中，阻断图形化处理的过程中，阻断材料层中的中间区域和边缘区域的被刻蚀速率差异降低，有利于提高形成的阻断结构的顶面的平坦度，使得阻断结构在后续过程中能起到更好的掩膜作用。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法、晶体管。

背景技术

随着集成电路的集成度不断提高，集成电路向亚微米、深亚微米方向快速发展，其图案线宽也将越来越细，这对半导体工艺提出了更高的要求。因此，对如何实现细线宽图案进行深入研究以适应半导体工艺的新要求已成为一个刻不容缓的课题。

光刻技术(Lithograph)是实现集成电路图案的关键工艺技术。在光刻技术中，将感光材料(光刻胶)涂覆于基底的薄膜上，采用与光刻胶感光特性相应的波段的光，透过具有特定图案的掩膜板照射至光刻胶表面，经显影后形成与掩膜板上的图案相对应的光刻胶图形。在集成电路的后续工艺中，以此光刻胶图形作为阻挡层对其下的薄膜进行选择性刻蚀，便可以将掩膜板上的图案完整地转移到基底的薄膜上。集成电路的图案线宽越细，要求光刻胶的成像分辨率越高，而光刻胶的成像分辨率与曝光光源的波长成反比，因此，缩小曝光光源的波长成为实现细线宽图案的主要途径。

目前，随着集成电路的发展，光刻技术经历了G线光刻(436nm)、I线光刻(365nm)、KrF深紫外光刻(248nm)以及ArF深紫外光刻(193nm)等发展历程。曝光光源的种类包括近紫外光(NearUltra-Violet，NUV)、中紫外光(MidUltra-Violet，MUV)、深紫外光(DeepUltra-Violet，DUV)、极紫外光(Extreme Ultraviolet Lithography，EUV)等多种。

发明内容

本发明实施例解决的问题是提供一种半导体结构的形成方法、晶体管，提升半导体结构的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成有机层，所述有机层中具有露出所述基底的开口；进行多次阻断图形化处理，在所述开口露出的所述基底上形成阻断结构，所述阻断结构适于作为刻蚀所述基底的掩膜，所述阻断图形化处理的步骤包括：在所述有机层的表面以及所述基底上保形覆盖阻断材料层；去除高于所述有机层的顶面的所述阻断材料层；去除高于所述有机层顶面的所述阻断材料层后，去除部分厚度的所述有机层；去除部分厚度的所述有机层后，去除剩余的所述有机层露出的所述阻断材料层；形成所述阻断结构后，去除剩余的所述有机层。

可选的，所述半导体结构的形成方法还包括：去除剩余的所述有机层后，对所述阻断结构进行离子掺杂，适于增强所述阻断结构的硬度。

可选的，采用离子注入的方式对所述阻断结构进行离子掺杂。

可选的，对所述阻断结构进行离子掺杂的步骤中，掺杂的离子包括C、N、Si和B中的一种或多种。

可选的，采用原子层沉积工艺形成所述阻断材料层。

可选的，所述阻断材料层的材料包括氧化硅、氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。

可选的，形成所述阻断结构后，所述阻断结构的顶面的最高点至最低点的距离小于10纳米。

可选的，所述阻断图形化处理的次数为2次至5次。

可选的，去除部分厚度的所述有机层的过程中，去除部分厚度的所述有机层的厚度为10纳米至30纳米。