[发明专利]嵌入式存储器

说明书

一种嵌入式存储器，包括：主处理器；嵌入式闪存结构；若干第二裸闪存结构；所述嵌入式闪存结构包括控制器和若干第一裸闪存结构；若干第一裸闪存结构和第二裸闪存结构中均具有闪存阵列；控制器包括若干输入端和若干输出端，若干输出端包括若干嵌入式输出端和若干非嵌入式输出端；若干嵌入式输出端与若干第一裸闪存结构中的闪存阵列连接；主处理器与所述嵌入式闪存结构中的控制器的部分输入端连接；若干第二裸闪存结构中的闪存阵列相应的与嵌入式闪存结构中的控制器的非嵌入式输出端连接。本发明的嵌入式存储器进行扩容时能减小了主处理器的工作负担，并能减少主处理器端的信号串扰(crosstalk)，并且只需要一个控制器，节省了成本。

技术领域

本发明涉及存储器领域，尤其涉及一种嵌入式存储器。

背景技术

NAND闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。

在3D NAND存储器制作完成后，一般需要对晶圆进行分割以形成若干分立的NAND闪存结构，然后需要将NAND闪存结构与主处理器绑定在PCB板上并通过PCB板上的金属线路将两者连接以形成嵌入式存储器，根据接口方式的不同，所述嵌入式存储器包括eMMC(embedded Multi Media Card)存储器，UFS(Universal Flash Storage)存储器和BGA SSD(Ball Grid Array SSD)存储器。

在实际存储器产品中，通过嵌入式接口将嵌入式闪存产品与主处理器连接。图1为现有的嵌入式存储器结构示意图，包括主处理器11，和与主处理器11连接的嵌入式闪存结构12，所述嵌入式闪存结构12包括控制器13和与控制器13通过连接的闪存阵列14，所述闪存阵列例如可以为NAND闪存阵列等，所述主处理器11与嵌入式闪存结构12的控制器13的连接接口以及控制器13与闪存阵列14的连接接口均为嵌入式接口。而在实际使用过程中，为了提高嵌入式存储器的存储容量，经常需要对嵌入式存储器进行扩容，但是现在对于嵌入式存储器容量的扩充变得越来越困难，现有的扩容方式是通过增加嵌入式闪存结构或产品的数量，如附图2所示，多个嵌入式闪存结构或产品12中对应的多个控制器13分别通过多个嵌入式接口连接到主处理器11，这样会加重主处理器的负担(load)，并且容易带来信号的串扰(crosstalk)。此外，由于嵌入式闪存结构或产品的增多，导致存储器空间被占用过多，占用了额外的空间并加大了封装负担。

发明内容

本发明所要解决的技术问题是怎样减少嵌入式存储器中主处理器的负担以及信号的串扰。

本发明提供了一种嵌入式存储器，包括：

主处理器；

嵌入式闪存结构；

若干第二裸闪存结构；

其中，所述嵌入式闪存结构包括控制器和若干第一裸闪存结构；

所述若干第一裸闪存结构和第二裸闪存结构中均具有闪存阵列；

所述控制器包括若干输入端和若干输出端，所述若干输出端包括若干嵌入式输出端和若干非嵌入式输出端；

所述若干嵌入式输出端与若干第一裸闪存结构中的闪存阵列连接；

所述主处理器与所述嵌入式闪存结构中的控制器的部分输入端连接；

所述若干第二裸闪存结构中的闪存阵列相应的与嵌入式闪存结构中的控制器的非嵌入式输出端连接。

可选的，所述主处理器用于向嵌入式闪存结构和若干第二裸闪存结构发送操作指令，所述控制器用于解析所述操作指令并根据解析后的操作指令对嵌入式闪存结构或若干第二裸闪存结构中对应的闪存阵列进行操作。

可选的，所述操作指令包括读取指令，写入指令和擦除指令，所述操作包括读取操作，写入操作和擦除操作。