[发明专利]嵌入式存储器

权利要求书

1.一种嵌入式存储器，其特征在于，包括：

主处理器；

嵌入式闪存结构；

若干第二裸闪存结构；

其中，所述嵌入式闪存结构包括封装在一起的控制器和若干第一裸闪存结构；

所述若干第一裸闪存结构和第二裸闪存结构中均具有闪存阵列，所述第一裸闪存结构中的闪存阵列为嵌入式闪存阵列，所述第二裸闪存结构中的闪存阵列为非嵌入式闪存阵列，所述第一裸闪存结构和所述第二裸闪存结构均为仅具有闪存阵列和外围电路的闪存存储芯片；

所述控制器包括若干输入端和若干输出端，所述若干输出端包括若干嵌入式输出端和若干非嵌入式输出端；

所述若干嵌入式输出端与若干第一裸闪存结构中的闪存阵列连接；

所述主处理器与所述嵌入式闪存结构中的控制器的部分输入端连接；

所述若干第二裸闪存结构中的闪存阵列相应的与嵌入式闪存结构中的控制器的非嵌入式输出端连接。

2.如权利要求1所述的嵌入式存储器，其特征在于，所述主处理器用于向嵌入式闪存结构和若干第二裸闪存结构发送操作指令，所述控制器用于解析所述操作指令并根据解析后的操作指令对嵌入式闪存结构或若干第二裸闪存结构中对应的闪存阵列进行操作。

3.如权利要求2所述的嵌入式存储器，其特征在于，所述操作指令包括读取指令，写入指令和擦除指令，所述操作包括读取操作，写入操作和擦除操作。

4.如权利要求2所述的嵌入式存储器，其特征在于，所述主处理器还用于向嵌入式闪存结构和若干第二裸闪存结构发送数据以及接收从嵌入式闪存结构和若干第二裸闪存结构读取的数据。

5.如权利要求1所述的嵌入式存储器，其特征在于，所述主处理器与所述嵌入式闪存结构的控制器的连接方式为并行连接或异步串行连接。

6.如权利要求5所述的嵌入式存储器，其特征在于，数据在所述主处理器与所述嵌入式闪存结构的控制器之间传输的模式为半双工模式或全双工模式。

7.如权利要求1所述的嵌入式存储器，其特征在于，所述闪存阵列为NAND闪存阵列、MRAM闪存阵列、PRAM闪存阵列、RRAM闪存阵列或FeRAM闪存阵列。

8.如权利要求1或7所述的嵌入式存储器，其特征在于，所述第一裸闪存结构中的闪存阵列与所述第二裸闪存结构中的闪存阵列类型不同。

9.如权利要求1所述的嵌入式存储器，其特征在于，还包括PCB板，所述PCB板上具有第一线路和若干第二线路，所述主处理器、嵌入式闪存结构和若干第二裸闪存结构位于PCB板上，所述主处理器与所述嵌入式闪存结构的控制器的部分输入端通过第一线路连接；所述若干第二裸闪存结构中的闪存阵列相应的与嵌入式闪存结构中的控制器的非嵌入式输出端通过若干第二线路连接。

10.如权利要求9所述的嵌入式存储器，其特征在于，所述第一线路和第二线路均包括若干指令传输线和数据传输线。

11.如权利要求1所述的嵌入式存储器，其特征在于，所述控制器与所述若干第一裸闪存结构通过塑封层封装在一起，所述塑封层暴露出与控制器的输入接口和非嵌入式输出接口连接的若干焊盘。

12.如权利要求11所述的嵌入式存储器，其特征在于，所述塑封层中具有将所述控制器的若干嵌入式输出端与若干第一裸闪存结构中的嵌入式闪存阵列连接的若干互连线。

13.如权利要求11所述的嵌入式存储器，其特征在于，在主处理器中预设所述第一裸闪存结构和第二裸闪存结构的操作优先级，通过控制器控制优先读写的裸闪存结构。

14.如权利要求13所述的嵌入式存储器，其特征在于，所述操作优先级根据实际应用情况或者实际操作情况自动产生变化。

15.如权利要求13所述的嵌入式存储器，其特征在于，所述操作优先级包括优先读写所述若干第一裸闪存结构，在存储容量到达预定阈值时再读写所述若干第二裸闪存结构。