[发明专利]堆叠存储器及ASIC装置

说明书

本发明涉及一种包括存储器芯片的装置，所述存储器芯片具有存储器阵列、与存储器阵列的数据携带节点通信的位线以及与存储器阵列的某些栅极控制节点通信的字线。存储器芯片具有在各自存储器芯片内连线位置处形成于内连线表面上的接合垫。存储器阵列的每个位线及每个字线包括芯片的导电层中的各自着陆垫，且这些着陆垫经由重布线导体连接至一组存储器芯片接合垫中的每一个。用于位线的重布线导体具有正平均侧向信号行进距离，其小于用于字线的重布线导体的正平均侧向信号行进距离。

技术领域

本发明是有关一种集成电路存储器装置。

背景技术

在高密度存储器装置的制造中，集成电路上每单位面积的数据的量可为关键因素。因此，由于存储器装置的临界尺寸接近技术限制，已提出用于堆叠存储器单元的多层式的(multiple levels)技术以便达成每一位更大储存密度及更低成本。此外，正部署新存储器技术，包括相变存储器、铁磁性存储器、金属氧化物类存储器等等。

正部署的存储器技术可能需要与执行支持周边电路(诸如用于地址译码器、状态机及命令译码器的逻辑)不同的制造步骤顺序。作为支持存储器阵列及周边电路两者的制造步骤的需求的结果，实施存储器装置所需的生产线可能更昂贵，或在实施于周边电路中的电路类型中进行折衷。这会对使用更先进技术制得的集成电路造成更高的成本。

在以引用的方式并入本文中的陈(Chen)的美国专利第9,240,405号中，描述具有芯片外周边电路的存储器装置。所述装置适用于低成本制造。装置的存储器电路及周边电路在堆叠结构的不同层中实施。存储器电路层及周边电路层包括互补的内连线表面，所述互补内连线表面配对在一起之后在存储器电路与周边电路之间建立电气互连。存储器电路层及周边电路层可在不同制造线上的不同基板上使用不同工艺分别地形成。分开的电路可接着堆叠且封装在一起。

所述概念提供多个益处。首先，通常位于存储器芯片的周边区域中的电路，诸如感测放大器、列及行译码器以及控制器，可移动至周边电路层，从而在存储器电路芯片上不留下存储器阵列自身。因此，最小晶粒大小可在存储器电路芯片上实现，从而改良产率。其次，两个芯片中的每一个可使用对于其特定需要而言最佳的工艺制造。举例而言，存储器电路芯片可在3D存储器阵列的多个层中制造而周边电路芯片可通过针对先进CMOS技术优化的工艺制造，因此改良两者的结果。第三，存储器阵列节点与周边电路芯片(其可为ASIC芯片)的直接接合可实施用于优化Von Neumann架构的最近推动的“存储器内运算(in-memorycomputation)”或“存储器内处理器(processor in memory)”技术。此类直接接合允许较少数据移动、较短延迟以及较少功率消耗。

然而，出现问题，这是因为自一个芯片至另一芯片可能需要潜在地大数量的连接。这些可包括用于存储器电路的每一位线的至少一个连接及用于每一字线的至少一个连接。在三维存储器阵列以及一些其他存储器阵列结构中，额外连接是此类导体所需的，例如共同源极线、串选择线、接地选择线以及电力线。这些合起来可能需要数千个内连线。由于内连线通常包括比将电气信号携带至存储器电路或自其携带存储器电路中的电气信号的导体大得多的接合垫，其通常无法设置于非常靠近其所连接至的存储器电路导体。在一些情况下，存储器电路信号必须侧向行进较大距离以便达至其经分配的内连线衬垫。因此，存储器带宽可能受限，且侧向延伸导体在位线或字线设置操作期间可产生额外寄生RC延迟及更高功率消耗。

发明内容

附图