[发明专利]反熔丝器件、反熔丝单元结构及其制备方法

说明书

本发明提供一种反熔丝器件、反熔丝单元结构及其制备方法，属于半导体技术领域。反熔丝器件包括第一掺杂区、第二掺杂区、第一栅极介质层和第一栅极导电层，其中，第一栅极介质层包括填充有导电材料的凹槽，凹槽在垂直于衬底方向的最大深度小于第一栅极介质层的厚度；第一栅极导电层覆盖凹槽且与凹槽内的导电材料连接。第一栅极介质层更容易被高电场击穿，从而可以减小向反熔丝器件施加的电压。对于多个反熔丝器件，可保证击穿电压和击穿位置都相对一致。通过调整反熔丝器件各部分的结构、位置和尺寸，能够缩小器件尺寸，还能实现与其他半导体工艺兼容，简化整个制备过程。

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种反熔丝器件及其制备方法，还涉及一种反熔丝单元结构及其制备方法。

背景技术

反熔丝器件(Anti-fuse)是一次性可编程器件(OTP，One Time Program)，广泛用于DRAM、NAND等存储器中。

反熔丝器件是一种由两个导电层及介于导电层之间的介质层构成的半导体器件。未编程时，导电层被介质层隔开，反熔丝两端断路。编程时(外加高压)，介质层被高电场击穿，两侧的导电层之间形成电连接，反熔丝短路(熔通)。这种熔通过程在物理上是一次性的、永久性的、不可逆的。利用反熔丝通、断两种状态可以分别代表逻辑“0”和逻辑“1”。

相关技术中，专利US5909049中公开了一种反熔丝器件，具有N+区和N-区，反熔丝器件的反熔丝层完全位于N-区上，反熔丝器件的反熔丝层比选择晶体管的栅介质层更薄。该技术方案形成反熔丝器件的N+区对反熔丝器件的性能没有影响，增大了反熔丝器件的面积。该技术方案的氧化层与反熔丝层为不同材料，在反熔丝层边缘会因为应力不同等原因更容易产生缺陷，导致反熔丝器件的击穿电压大小一致性差。

专利US7402855中公开的反熔丝器件具有可变厚度栅氧化层，薄的栅氧化层为击穿区，反熔丝器件具有轻掺杂漏(LDD)结构，反熔丝器件具有源/漏区。该技术方案利用标准CMOS技术制造反熔丝器件，但薄栅氧化层与侧壁交界处，因为材料不同，在该交界处更容易产生缺陷，导致反熔丝器件在该交界处更容易被击穿，从而导致反熔丝器件的击穿电压大小一致性差，且该技术方案包含源漏区，导致反熔丝器件的面积更大。

专利US6130469中公开了一种反熔丝器件，栅介质层在拐角处的厚度很难控制，造成击穿电压大小的一致性差。

专利US6956258中公开了一种反熔丝器件，栅介质层的厚度很薄且厚度均匀，在反熔丝栅极加电压时，栅介质层会在有缺陷或最薄的位置被击穿，但栅介质层的缺陷或最薄的位置是随机的，从而导致该技术方案击穿的位置也是随机的。

专利US8026574B2中公开了一种反熔丝器件，具有可变厚度栅极氧化物，薄的栅极氧化物为击穿区域，薄的栅极氧化物可以为矩形或三角形，厚的栅极氧化物与选择晶体管的栅极氧化物厚度相同；反熔丝器件还具有轻掺杂漏区、沟道区域。该技术方案在正常工作时(假设薄的栅极氧化层未被编程击穿)，利用厚的栅极氧化物可以阻止薄的栅极氧化物被击穿，轻掺杂漏区进一步减弱了薄的栅极氧化物被击穿的风险，厚的栅极氧化物和轻掺杂漏对应的器件实际上等效为选择晶体管。

因此，现有的反熔丝器件结构和制备上都还存在一定的缺陷，例如击穿电压过高、击穿电压大小一致性差、尺寸大、与CMOS工艺不兼容等，影响了半导体器件的性能和量产。

需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本发明的目的在于提供一种反熔丝器件及其制备方法、反熔丝单元结构及其制备方法，解决现有技术存在的一种或多种问题。

根据本发明的第一个方面，提供一种反熔丝器件，包括：

第一掺杂区，形成于一衬底上；