[发明专利]半导体器件的形成方法

说明书

本发明提供了一种半导体器件的形成方法，包括将一衬底置于反应腔内；向所述反应腔内通入反应气体以生成氮氧化硅层于所述衬底上；在所述氮氧化硅层达到控制要求之后，立刻停止通入所述反应气体，不进行反应腔净化的步骤，以使所述氮氧化硅层表面的电荷密度大于一设定值，从而可以尽可能的中和后续采用高密度等离子化学气相沉积工艺形成介质层时产生的高密度、高能量的等离子体，增强了所述氮氧化硅层抵挡等离子体的能力，能够减弱等离子体损伤。

技术领域

本发明涉及半导体制备技术领域，尤其涉及一种半导体器件的形成方法。

背景技术

存储器件是用于存储大量数字信息的器件，近年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型的存储器件，其中，非易失存储器件(Non-volatilememory，NVM)在系统关闭或无电源供应时仍能保持数据信息，浮栅型存储器件就是一种非易失存储器，在浮栅型存储器件中，电荷被存储在浮栅中，它们在无电源供应的情况下仍然可以保持数据信息，所以广泛的应用于各种商业和军用电子器件和设备中。

浮栅型存储器件的形成步骤通常包括：提供衬底，所述衬底中形成有源极/漏极，所述衬底上形成有栅极结构，所述栅极结构通常包括栅氧化层、浮栅层、控制栅层构成的层叠体及围绕所述层叠体的栅介质层。在所述衬底上形成栅极结构之后，还需要形成一层覆盖所述栅极结构及所述衬底的氮氧化硅层(SiON)，所述氮氧化硅层作为介质抗反射层(DARC，Dielectric Anti-Reflection Coating)以提高后续制程的曝光分辨率，然后在所述氮氧化硅层上形成介质层。

随着半导体器件尺寸的微缩，浮栅型存储器件的相邻两个栅极结构之间的距离非常小，导致相邻两个栅极结构之间构成的开口的深宽比较大，为了保证介质层能够较好的填充相邻两个栅极结构之间构成的开口，通常都需要采用高密度等离子化学气相沉积工艺形成所述介质层，并且，为了满足更大的深宽比(例如是大于3)的填充需求，所述高密度等离子化学气相沉积工艺的功率也在逐渐增加，导致所述高密度等离子化学气相沉积工艺在填充的过程中会产生高密度、高能量的带电等离子体轰击氮氧化硅层的表面，这些带电等离子体可以穿过所述氮氧化硅层以及所述栅极结构的控制栅层和浮栅层，对栅氧化层造成不可逆的损伤，导致器件的可靠性出现问题。但若降低所述高密度等离子化学气相沉积工艺的功率，则会影响其填充能力，使得介质层中产生孔洞，后续使得形成接触孔将源极/漏极/栅极接出时，由于所述介质层中的孔洞容易产生介电击穿可能导致所述接触孔之间相连接，形成电路的短路，造成器件良率降低。

发明内容

本发明的目的在于提供一种半导体器件的形成方法，能够兼顾半导体器件的可靠性和良率。

为了达到上述目的，本发明提供了一种半导体器件的形成方法，包括：

将一衬底置于反应腔内；

向所述反应腔内通入反应气体以生成氮氧化硅层于所述衬底上；

在所述氮氧化硅层达到控制要求之后，停止通入所述反应气体，以使所述氮氧化硅层表面的电荷密度大于一设定值。

可选的，所述反应气体包括含硅的第一反应气体及含氮氧的第二反应气体；或者，所述反应气体包括含硅的第一反应气体、含氮的第三反应气体及含氧的第四反应气体。

可选的，所述第一反应气体包括甲硅烷，所述第二反应气体包括一氧化二氮，且，所述第一反应气体内的甲硅烷与所述第二反应气体内的一氧化二氮的体积比大于或等于0.53。

可选的，向所述反应腔内通入所述反应气体之前，向所述反应腔内预先通入所述第二反应气体以清洁所述反应腔；或者，向所述反应腔内通入所述反应气体之前，向所述反应腔内预先通入所述第三反应气体以清洁所述反应腔；其中，所述第二反应气体或所述第三反应气体的流量大于或等于720毫升/分钟。

可选的，当所述氮氧化硅层的厚度介于140埃-160埃之间时，所述氮氧化硅层达到控制要求。