|
|
钻瓜专利网为您找到相关结果 28个，建议您 升级VIP下载更多相关专利
- [发明专利]一种半导体结构-CN202010529695.8有效
-
曹开玮;孙鹏;周俊;占琼;黄蔚;侯春源
-
武汉新芯集成电路制造有限公司
-
2020-06-11
-
2023-08-08
-
G11C5/02
- 本发明提供了一种半导体结构，包括存储阵列单元，该存储阵列单元具有衬底、位于衬底上的存储阵列、以及位于存储阵列周边的第一键合区，该第一键合区包括第一衬底引出键合区、第一位线键合区、第一字线键合区以及第一源极线键合区，本发明提供的半导体结构是将外围驱动电路单元设置于存储阵列单元的投影上方，即与存储阵列单元分别设置，在形成存储阵列的存储阵列单元中不再设置外围驱动电路，利用晶圆键合技术将第一键合区与外围驱动电路单元中相对应的第二键合区相键合，实现存储阵列单元中的衬底、多条字线、多条位线以及多条源极线与外围驱动电路单元中相对应的驱动电路电连接，从而使得该半导体结构在垂直方向上呈三维结构，减小了其尺寸。
- 一种半导体结构
- [发明专利]半浮栅晶体管的制作方法-CN202110852972.3有效
-
龚风丛;曹开玮
-
武汉新芯集成电路制造有限公司
-
2021-07-27
-
2022-06-17
-
H01L29/78
- 本发明涉及一种半浮栅晶体管的制作方法。所述制作方法中，依次形成栅介质材料层、第一浮栅材料层以及掩膜材料层，然后利用图形化的掩膜材料层作掩膜且利用栅介质材料层作阻挡，刻蚀第一浮栅材料层而形成限定出半导体衬底上的接触窗口设置区的第二开口，然后利用无掩膜方式去除掩膜材料层和位于接触窗口设置区的栅介质材料层，形成半浮栅的接触窗口，相较于利用经多层涂敷得到的掩膜结构来制作接触窗口的方法，本发明的制作方法更为简便，而且利用无掩膜方式刻蚀后直接得到接触窗口，不需要再去除掩膜材料，可降低原生氧化层的影响，有助于使后续形成的半浮栅与半导体衬底之间具有良好接触，从而有助于提升器件性能，便于规模量产。
- 半浮栅晶体管制作方法
- [发明专利]光电传感器及其制作方法-CN202111308541.7在审
-
曹开玮
-
武汉新芯集成电路制造有限公司
-
2021-11-05
-
2022-02-08
-
H01L27/146
- 本发明涉及一种光电传感器及其制作方法。该制作方法在半导体衬底的正面形成了第一隔离结构和第二隔离结构，在背面形成了第三隔离结构，在半导体衬底中，第一隔离结构较第二隔离结构嵌设得浅，便于确保感光区和读出电荷区的工作性能，第二隔离结构与第三隔离结构上下对应且相互连接，使得相邻的像素区之间具有极佳的隔离效果，并且，由于第二隔离结构较第一隔离结构嵌设得更深，第三隔离结构的制作难度较低，且不容易刻穿衬底。所述光电传感器中，相邻像素之间的串扰小，便于在像素尺寸和像素之间间距实现微缩的同时，使器件具有较佳的质量和可靠性。
- 光电传感器及其制作方法
- [发明专利]存储器件的制作方法-CN202111115386.7在审
-
龚风丛;曹开玮
-
武汉新芯集成电路制造有限公司
-
2021-09-23
-
2021-12-21
-
H01L21/336
- 本发明提供的存储器件的制作方法，包括：提供衬底；在衬底上形成栅极绝缘层和接触窗口；形成浮栅材料层；刻蚀浮栅材料层；执行氧化工艺，使浮栅材料层位于第一漏区一侧超出第一接触窗口的部分被氧化，以及浮栅材料层位于第二漏区一侧超出第二接触窗口的部分被氧化，形成侧墙氧化层；去除侧墙氧化层以及位于浮栅材料层覆盖范围以外的栅极绝缘层。如此一来，在接触窗口的靠近漏区一侧，衬底与半浮栅之间不再保留部分栅极绝缘层，半浮栅晶体管在工作时，降低了载流子进入半浮栅的势垒，降低了载流子被二氧化硅/硅界面缺陷捕获的风险，有助于提高载流子进入半浮栅的速度以及半浮栅晶体管的编程速度，提高了存储器件的可靠性。
- 存储器件制作方法
- [发明专利]半导体器件的制造方法-CN202110939157.0在审
-
耿武千;曹开玮;王同信;薛广杰
-
武汉新芯集成电路制造有限公司
-
2021-08-16
-
2021-11-19
-
H01L21/28
- 本发明提供了一种半导体器件的制造方法，包括：提供一衬底，包括第一图形区和第二图形区，所述衬底上覆盖有膜层结构，且所述第二图形区上的膜层结构中形成有凹陷，所述凹陷的深度超出预设规格；形成阻挡层覆盖所述凹陷，所述阻挡层的顶表面低于所述凹陷以外的膜层结构的顶表面；以及，采用化学机械研磨工艺研磨所述凹陷以外的膜层结构和所述凹陷表面的阻挡层，且对所述膜层结构的研磨速率大于对所述阻挡层的研磨速率，以使得研磨后的所述第一图形区和所述第二图形区上的膜层结构表面的高度差在预设规格内。本发明能够提高化学机械研磨工艺后的不同密度图形表面的平整性，进而提高半导体器件的性能。
- 半导体器件制造方法
- [发明专利]感光阵列及成像设备-CN202110601254.9在审
-
曹开玮;孙鹏
-
武汉新芯集成电路制造有限公司
-
2021-05-31
-
2021-09-07
-
H01L27/146
- 本发明涉及一种感光阵列以及一种包括所述感光阵列的成像设备。所述感光阵列的每个像素区均对应于一个衬底引出区并与对应的衬底引出区的衬底连通，所述衬底引出区用于为对应的像素区的衬底提供电压施加位置，多列像素区包括电荷读取区相对而感光区相背离的两相邻列像素区，所述两相邻列像素区中处于两相邻行的四个像素区包围着对应的衬底引出区，该设置便于向各像素区的衬底施加电压进而便于等电位操作，并且，设置于衬底中的全隔离体在衬底内横向延伸以分隔相邻的像素区，同时留出间隙使每个像素区与对应的衬底引出区的衬底连通，因而不同像素区的衬底之间隔离效果较佳，可以降低不同像素之间的串扰。
- 感光阵列成像设备
- [发明专利]感光阵列及成像装置-CN202110603866.1在审
-
曹开玮
-
武汉新芯集成电路制造有限公司
-
2021-05-31
-
2021-09-07
-
H01L27/146
- 本发明涉及一种感光阵列以及一种包括所述感光阵列的成像装置。所述感光阵列的每个像素区均对应于一个衬底引出区并与对应的衬底引出区的衬底连通，所述衬底引出区用于为对应的像素区的衬底提供电压施加位置，多列像素区包括感光区相对而电荷读取区相背离的两相邻列像素区，所述两相邻列像素区中两个或四个像素区的相邻感光区包围着对应的衬底引出区，该设置便于向各像素区的衬底施加电压以进行等电位操作，并且，设置于衬底中的全隔离体在衬底内横向延伸以分隔相邻的像素区，同时留出间隙使每个像素区与对应的衬底引出区的衬底连通，因而不同像素区的衬底之间隔离效果较佳，可以降低不同像素之间的串扰。
- 感光阵列成像装置
|
