[发明专利]导电性凸块及化学镀Pt浴在审
申请号: | 201910634802.0 | 申请日: | 2019-07-10 |
公开(公告)号: | CN110718523A | 公开(公告)日: | 2020-01-21 |
发明(设计)人: | 前川拓摩;小田幸典;柴田利明;伊井义人;神崎翔 | 申请(专利权)人: | 上村工业株式会社 |
主分类号: | H01L23/488 | 分类号: | H01L23/488;H01L21/48 |
代理公司: | 11283 北京润平知识产权代理有限公司 | 代理人: | 刘兵;戴香芸 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 凸块 导电性凸块 基底导电层 金属扩散 | ||
本发明提供了可以防止凸块的基底导电层中使用的金属扩散至Au层表面或Ag层表面的凸块。本发明的导电性凸块为在基体上形成的导电性凸块,其中,所述凸块从基体侧依次至少具有基底导电层、Pd层、与所述Pd层直接接触的Pt层、以及Au层或者Ag层,所述凸块的直径为20μm以下。
技术领域
本发明涉及导电性凸块以及化学镀Pt浴。
背景技术
在将IC(集成电路:Integrated Circuit)芯片集成的LSI(大规模集成电路:LargeScale Integration)等的半导体集成电路中,作为IC芯片之间、或者IC芯片与电路基板等之间的电连接方法,通常使用引线接合,近年来伴随着电子器件的小型化和集成电路的高密度化,IC芯片之间立体连接的三维集成电路引起关注。作为对应于三维集成电路等的层叠型的半导体集成电路的安装技术,进行倒装焊接。倒装焊接通过形成在IC芯片上的称为凸块的突起状端子与其他基体的连接部电连接,因而与引线接合相比配线短,可以使安装面积变小,适用于要求小型化、薄型化的便携设备等。
半导体集成电路中要求与IC芯片电连接中的低电阻率、低接触电阻(以下称为“电气特性”),以及良好的接合性(以下称为“接合特性”)(以下将这些特性统称为“连接可靠性”),并进行着各种研究。针对IC芯片的凸块材料也进行了各种研究,作为低成本、并且连接可靠性优良的凸块,例如专利文献1、专利文献2中公开了在Ni等的基底导电层上直接形成Au层的凸块(以下称为“Ni-Au凸块”)。
另外,例如使用硅晶圆等耐热性优良的材料代替电木板等的纸酚醛树脂作为基体,在半导体制备过程中施加的热历史的温度也变得越来越高,可能达到300℃以上。因此,作为Ni-Au凸块的问题点指出有:300℃以上的高温热历史(以下也称为“高温热历史”)导致基底导电层的Ni扩散至Au层表面上,连接可靠性降低。作为其对策例如在专利文献3中提出有在Ni和Au层之间设置Pt层的技术。
现有技术文献
专利文献
专利文献1:日本特开2017-79297号公报
专利文献2:日本特开2016-032171号公报
专利文献3:日本特开2016-54179号公报
发明内容
近年,作为使三维集成电路高密度化的手段,研究将IC芯片用直径20μm以下的微细的凸块(以下也称为“微凸块”)连接。然而,微凸块的情况下,在基底导电层不能直接形成Pt层,微凸块的连接可靠性成为问题。
另外,以往化学镀Pt浴被指出由于不稳定Pt粒子容易析出,工业化中需要提高化学镀Pt浴的稳定性。
本发明是针对上述情况进行研究而得到的发明,其目的在于提供一种可以防止基底导电层使用的金属(以下也称为“基底金属”)在Au层表面、或者Ag层表面上扩散的微凸块;以及提供一种适合形成对该防扩散有效的Pt层,并且Pt镀浴的稳定性优良的化学镀Pt浴。
解决了上述技术问题而得到的本发明的导电性凸块,具有下述构成。
[1]一种导电性凸块,其为形成在基体上的导电性凸块,其中,所述凸块从基体侧依次至少具有基底导电层、Pd层、与所述Pd层直接接触的Pt层、以及Au层或者Ag层,所述凸块的直径为20μm以下。
另外,本发明的导电性凸块优选具有以下的构成。
[2]根据[1]所述的导电性凸块,其中,所述基底导电层为选自Ni、Cu、Co、Al和W中的至少一种的金属,或者它们的合金。
[3]所述导电性凸块的所述Au层或者Ag层与其他基体电连接的电子部件。
[4]一种化学镀Pt浴,其用于形成上述[1]-[3]所述的Pt层,含有水溶性铂化合物、还原剂、缓冲剂和氯化铵。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上村工业株式会社,未经上村工业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910634802.0/2.html,转载请声明来源钻瓜专利网。