[发明专利]集成电路结构的制作方法

说明书

集成电路结构的制作方法包括：形成栅极沟槽，露出每一鳍状物的部分；以及形成调整临界电压的介电层于鳍状物上的栅极沟槽中。形成调整临界电压的介电层时调整其特性，以达每一鳍状物所用的不同临界电压。方法亦包括形成粘着金属层于调整临界电压的介电层上；以及形成填充金属层于粘着金属层上。填充金属层在鳍状物的上表面具有实质上一致的厚度。

技术领域

本公开实施例一般关于半导体装置与其制作方法，更特别关于具有多重临界电压的多个金属栅极的形成方法。

背景技术

集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代具有更小且更复杂的电路。在集成电路演进中，功能密度(单位芯片面积所含的内连线装置数目)通常随着几何尺寸(如采用的工艺所能产生的最小构件会线路)缩小而增加。此尺寸缩小的工艺通常有利于增加产能并降低相关成本。

此尺寸缩小亦会增加处理与形成集成电路的复杂度。为实现这些进展，处理与形成集成电路的方法亦需类似发展。举例来说，栅极置换工艺通常关于将多晶硅栅极置换成金属栅极，其可改善装置效能。栅极制换工艺可调整金属栅极的功函数值，以提供具有不同临界电压的多种装置。虽然现有的栅极置换工艺与对应的调整临界电压工艺一般适用于其发展目的，但仍无法随着集成电路技术的尺寸缩小而完全适用于所有方面。

发明内容

本公开一实施例提供的集成电路结构的制作方法，包括：形成栅极沟槽，露出每一鳍状物的部分；形成调整临界电压的介电层于鳍状物上的栅极沟槽中，其中形成调整临界电压的介电层时调整其特性，以达每一鳍状物所用的不同临界电压；形成粘着金属层于调整临界电压的介电层上；以及形成填充金属层于粘着金属层上，其中填充金属层在鳍状物的上表面具有实质上一致的厚度。

本公开一实施例提供的集成电路结构的制作方法，包括：提供装置结构，其包括：基板；第一鳍状物、第二鳍状物、第三鳍状物、与第四鳍状物位于基板上并沿着第一方向延伸；以及栅极沟槽，位于基板上并沿着第二方向延伸，第二方向与第一方向交错，且栅极沟槽露出每一鳍状物的部分；形成界面层于第一鳍状物、第二鳍状物、第三鳍状物、与第四鳍状物的露出部分上；形成高介电常数的介电层于界面层上；形成盖层于高介电常数的介电层上；选择性移除盖层以露出第二鳍状物与第四鳍状物上的高介电常数的介电层的部分；将正电荷原子驱入高介电常数的介电层的露出部分中，使第二鳍状物与第四鳍状物的临界电压偏移；以及移除盖层的剩余部分。

本公开一实施例提供的半导体装置，包括：半导体基板；多个鳍状物，位于半导体基板上；以及栅极结构，与鳍状物交错，且栅极结构包括：调整临界电压的介电层，位于鳍状物上并设置为在每一鳍状物上具有不同特性，使每一鳍状物达到不同的临界电压，其中调整临界电压的介电层包括界面层与位于界面层上的高介电常数的介电层，粘着金属层，位于调整临界电压的介电层上；以及填充金属层，位于粘着金属层上，其中填充金属层在鳍状物的上表面上具有实质上一致的厚度。

附图说明

图1是本公开多种实施例中，制作半导体装置的方法的流程图。

图2A是本公开多种实施例中，半导体装置的上视图。

图2B是本公开多种实施例中，图2A的半导体装置沿着Y切线的剖视图。

图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H、图3I、图3J、图3K、图3L、图3M、与图3N是本公开多种实施例中，图2A与图2B的半导体装置于图1的方法的中间步骤时沿着Y切线的额外剖视图。

附图标记说明：

WF1 第一功函数

WF2 第二功函数

WF3 第三功函数