[发明专利]一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法

说明书

本发明涉及一种4H‑SiC侧栅集成SBD MOSFET器件及其制备方法，该MOSFET器件包括：衬底层；漂移层，位于衬底层上表面；掩蔽层和基区，分别位于漂移层上表面；肖特基电极，位于掩蔽层上表面；第一源极，位于掩蔽层上表面和肖特基电极的上表面；栅介质层，位于第一源极上表面、掩蔽层的上表面以及漂移层第三区域的上表面；多晶硅栅层，位于栅介质层内表面；第一源区和第二源区，均位于基区上表面；第二源极，位于第一源区和第二源区上表面；栅极，位于多晶硅栅层上表面；漏极，位于衬底层下表面。本发明通过在槽栅结构侧壁形成SBD二极管，消除了双极退化效应，减小器件二极管工作模式下开启电压，增大了器件的开关速度，降低了器件的开关功耗，提升了器件性能。

技术领域

本发明属于微电子技术领域，具体涉及一种4H-SiC侧栅集成SBD MOSFET器件及其制备方法。

背景技术

宽带隙半导体材料碳化硅具有较大的禁带宽度，较高的临界击穿电场，高热导率和高电子饱和漂移速度等优良物理和化学特性，适合制作高温，高压，大功率，抗辐照的半导体器件。在功率电子领域中，功率MOSFET器件已被广泛应用，它具有栅极驱动简单，开关时间短等特点。

在传统的槽栅结构MOSFET器件中，栅氧化层拐角处电场集中导致栅介质层击穿，使得器件在低于额定击穿电压下发生击穿，严重影响到器件的正向阻断特性，又由于器件寄生二极管开启电压高，开关速度慢，开关功耗大，反向恢复电荷量大，并且引入双极退化效应，严重影响器件的性能，因此传统结构经常并联SBD二极管使用，但是这种结构会增大模块面积和成本。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种4H-SiC侧栅集成SBDMOSFET器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：

本发明的一个实施例提供了一种4H-SiC侧栅集成SBD MOSFET器件，包括：

衬底层；

漂移层，位于所述衬底层的上表面；

掩蔽层，位于所述漂移层的第一区域的上表面；

基区，位于所述漂移层的第二区域的上表面；

肖特基电极，位于所述掩蔽层的第一区域的上表面；

第一源极，位于所述掩蔽层的第二区域的上表面和所述肖特基电极的上表面；

栅介质层，位于所述第一源极的的上表面、所述掩蔽层的第三区域的上表面以及所述漂移层的第三区域的上表面；

多晶硅栅层，位于所述栅介质层的内表面；

第一源区，位于所述基区的预设区域的上表面；

第二源区，位于所述基区的其余区域的上表面；

第二源极，位于所述第一源区和所述第二源区的上表面；

栅极，位于所述多晶硅栅层的上表面；

漏极，位于所述衬底层的下表面。

在本发明的一个实施例中，所述衬底层为N型掺杂的4H-SiC衬底。

在本发明的一个实施例中，所述漂移层的厚度为8～10μm。

在本发明的一个实施例中，所述掩蔽层为P型掩蔽层，所述掩蔽层为高斯掺杂。

在本发明的一个实施例中，所述基区的掺杂元素为B元素或Al元素。

在本发明的一个实施例中，所述B元素或者所述Al元素的掺杂浓度均为1×10¹⁷～3×10¹⁷/cm³。

在本发明的一个实施例中，所述肖特基电极的势垒高度为0.5～2V。