[发明专利]磁存储器件及制造方法

说明书

存储器件包括在底部电极和顶部电极之间的垂直磁性隧道结(pMTJ)叠层。在实施例中，pMTJ包括固定磁体、固定磁体上方的隧道势垒和隧道势垒上的自由磁体结构。自由磁体结构包括在隧道势垒上的第一自由磁体和在第一自由磁体上方的第二自由磁体，其中，自由磁体的靠近与自由磁体的界面的至少一部分包括过渡金属。在第一和第二自由磁体之间具有过渡金属的自由磁体结构可以有利地提高pMTJ的切换效率，同时保持至少50kT的热稳定性。

背景技术

过去几十年来，集成电路中的特征缩小一直是日益增长的半导体行业背后的驱动力。缩小到越来越小的特征实现了功能单元在半导体芯片的有限有效面积(real estate)上增大的密度。例如，缩小晶体管尺寸允许在芯片上包含增大数量的存储器件，这促成了制造出具有增强功能的产品。然而，推动实现越来越多功能并非没有问题。严重依赖创新的制造技术来满足由缩小所施加的极其严格的公差要求变得越来越显著。

具有垂直磁隧道结(pMTJ)的非易失性嵌入式存储器件(例如具有非易失性的片上嵌入式存储器)可以实现能量和计算效率。然而，组装pMTJ叠层以形成功能存储器件的技术挑战为当今这种技术的商业化设置了巨大的障碍。具体地，增大pMTJ的热稳定性以及增大切换效率是在组装可行pMTJ叠层时的一些挑战。

附图说明

在附图中通过示例而不是限制的方式示出了本文描述的材料。为了图示的简单和清楚，附图中示出的元件不一定按比例绘制。例如，为清楚起见，一些元件的尺寸可能相对于其他元件被放大。而且，为了讨论的清楚，各种物理特征可以以其简化的“理想”形式和几何形状来表示，但是应当理解，实际实施方式可能仅仅近似于所示的理想状况。例如，可以绘制光滑表面和直角相交，而不考虑由纳米制造技术所形成的结构的有限粗糙度、圆角和不完美角度相交。此外，在认为适当的情况下，在附图中重复附图标记以指示对应或类似的元件。

图1A示出了根据本公开内容实施例的存储器件的横截面图。

图1B示出了根据本公开内容实施例的自由磁体结构的增强横截面图，该图示出了两个自由磁性层之间的耦合层中的间断。

图1C示出了根据本公开内容实施例的示出相对于固定磁性层中的磁化方向的自由磁体中的磁化方向的横截面图。

图1D示出了根据本公开内容实施例的示出相对于固定磁性层中的磁化方向的自由磁体中的磁化方向的横截面图。

图1E示出了根据本公开内容实施例的合成反铁磁结构的各个层的横截面图。

图2示出了制造存储器件的方法的流程图。

图3A示出了在衬底上方形成的导电互连。

图3B示出了在导电互连上形成第一导电层，随后形成pMTJ材料层叠体的多个层之后的图3A的结构。

图4A示出了在第一自由磁性层上沉积耦合层，随后在耦合层上形成第二磁性层之后的图3B中的结构的横截面图。

图4B示出了耦合层中的间断的增强横截面图。

图5A示出了在第二自由磁性层上形成覆盖层，在覆盖层上形成导电层，随后在导电层上形成掩模之后的图4A中的结构的横截面图。

图5B示出了在对导电层和pMTJ材料层叠体图案化以形成pMTJ器件之后的图4A中的结构的横截面图。

图5C示出了在形成与pMTJ相邻的电介质间隔体之后的图5B中的结构的横截面图。

图6示出了耦合的SOT存储器件的横截面图，其中一个端子耦合到第一晶体管，第二端子耦合到第二晶体管，并且第三端子耦合到位线。

图7示出了根据本公开内容实施例的计算设备。

图8示出了包括本公开内容的一个或多个实施例的集成电路(IC)结构。

具体实施方式