[发明专利]一种键合结构及其制造方法

说明书

本申请提供一种键合结构及其制造方法，在晶圆的表面形成有多颗阵列排布的芯片，各芯片包括器件结构、与器件结构电连接的互连结构和与互联结构电连接的第一封装垫层，第一封装垫层设置于芯片的边缘区域，在对多个晶圆进行键合并切割后，得到芯片堆叠，暴露出芯片的边缘区域的第一封装垫层。这样，在封装基板上有电连线和与电连线电连接的第二封装垫层时，芯片堆叠的第一封装垫层可以与封装基板的第二封装垫层电连接，从而通过封装基板对各个芯片堆叠进行封装以及建立电连接，无需在晶圆上形成通孔以实现键合，简化制造工艺，提高芯片可靠性。

技术领域

本申请涉及半导体器件及其制造领域，特别涉及一种键合结构及其制造方法。

背景技术

随着半导体技术的不断发展，3D-IC(三维集成电路)技术得到了广泛的应用，其是利用晶圆级封装技术将不同功能的晶圆堆叠键合在一起，该技术具有高性能、低成本且高集成度的优点。

晶圆级封装技术的实现中，多采用硅通孔(Through Silicon Via，TSV)技术，TSV技术是从晶圆的背面形成贯通的通孔并填充导电材料，实现晶圆间的垂直互连。目前，该技术主要应用于两片晶圆间的封装，当需要将更多片晶圆堆叠集成时，其实现变得非常复杂且制造中容易出现工艺问题。

发明内容

有鉴于此，本申请的目的在于提供一种键合结构及其制造方法，用于形成包括多个晶圆的键合结构，并实现多个晶圆的封装，简化制造工艺。

为实现上述目的，本申请有如下技术方案：

本申请实施例提供了一种键合结构的制造方法，包括：

提供多个晶圆，各所述晶圆具有第一表面和相对的第二表面，且所述第一表面上形成有多颗阵列排布的芯片，各所述芯片包括器件结构、与所述器件结构电连接的互连结构以及与所述互连结构电连接的第一封装垫层，所述第一封装垫层设置于所述芯片的边缘区域；

利用键合层将所述多个晶圆依次键合，以形成晶圆堆叠；

将所述晶圆堆叠进行切割，以获得芯片堆叠；

暴露出所述芯片的边缘区域中的第一封装垫层；

提供封装基板，所述封装基板上设置有电连线，以及与所述电连线电连接的第二封装垫层；

将所述芯片堆叠的第一封装垫层电连接至所述封装基板的第二封装垫层。

可选的，在利用键合层将所述多个晶圆依次键合的步骤中，相邻的其中两个晶圆的键合方法包括：

所述相邻的其中两个晶圆的第一表面上还覆盖有键合层，将一晶圆的第一表面朝向另一晶圆的第一表面，通过键合层将两晶圆键合；或者，

所述相邻的其中两个晶圆的第一表面上还覆盖有键合层，将一晶圆的第一表面朝向另一晶圆的第二表面，通过键合层将两晶圆键合。

可选的，在利用所述键合层将所述多个晶圆依次键合的步骤中，在相邻的两晶圆进行键合之前或之后，还包括：

从晶圆的第二表面进行减薄。

可选的，在利用键合层将所述多个晶圆依次键合的步骤中，相邻的其中两个晶圆的键合方法包括：

所述相邻的其中两个晶圆的第二表面上还覆盖有键合层，将一晶圆的第二表面朝向另一晶圆的第二表面，通过键合层将两晶圆键合。

可选的，所述相邻的其中两个晶圆已从第二表面减薄。

可选的，减薄的步骤，包括：

利用酸法腐蚀从晶圆的第二表面进行减薄；

或者，利用化学机械研磨从晶圆的第二表面进行减薄；