[发明专利]在基板的突出部上包括接触部的垂直FET器件

说明书

提供了VFET器件。一种VFET器件包括基板，该基板包括第一突出部和第二突出部。该VFET器件包括位于第一突出部和第二突出部之间的隔离区域。该VFET器件包括分别位于第一突出部和第二突出部上的第一硅化物区域和第二硅化物区域。此外，该VFET器件包括位于第一硅化物区域和第二硅化物区域上的接触部。还提供了形成VFET器件的相关方法。

相关申请的交叉引用

本申请要求于2018年5月16日提交的名称为“Vertical FET Structure toReduce Bottom Contact Resistance and Methods of Fabricating the Same(在基板的突出部上包括接触部的垂直FET器件)”的美国临时专利申请No.62/672,281的优先权，其全部公开内容通过引用并入本文。

技术领域

本公开总体上涉及半导体器件领域，更具体地，涉及垂直场效应晶体管(VFET)器件。

背景技术

由于VFET结构可以提供可扩展性和中线(MOL)电容降低，已将VFET研究作为除鳍形FET(FinFET)之外的下一代器件结构的候选。然而，在沟道应力工程、栅极长度控制和/或结形成方面，VFET可能存在挑战。例如，VFET的结构可能难以使VFET器件的沟道产生应变。

发明内容

根据本文的一些实施例，VFET器件可以包括基板，该基板包括多个竖直突出部。VFET器件可以包括多个隔离区域，交替布置在多个竖直突出部之间。VFET器件可以包括多个竖直突出部的顶面和侧壁上的多个硅化物区域。此外，VFET器件可以包括多个竖直突出部的顶面和侧壁上的多个硅化物区域上的接触部。

在一些实施例中，接触部可以包括分别朝向多个隔离区域突出的多个部分。接触部的多个部分的侧壁可以与多个硅化物区域物理接触。附加地或备选地，接触部可以连续延伸跨过多个竖直突出部中的至少三个和多个隔离区域中的至少两个，并且多个竖直突出部的侧壁可以包括面向接触部的至少四个侧壁。

根据一些实施例，VFET器件可以包括多个鳍形半导体结构，分别从多个竖直突出部竖直突出。此外，VFET器件可以包括多个上部源/漏区，分别位于多个鳍形半导体结构的顶面。接触部可以与多个鳍形半导体结构和多个上部源/漏区横向间隔开。在一些实施例中，VFET器件可以包括多个下部源/漏区，位于多个鳍形半导体结构和多个竖直突出部之间。

在一些实施例中，多个竖直突出部可以包括基板的多个第一竖直突出部。VFET器件还可以包括述基板的多个第二竖直突出部。多个第二竖直突出部上可以没有接触部。

根据本文的一些实施例，VFET器件可以包括第一竖直突出部、第二竖直突出部和第三竖直突出部。VFET器件可以包括第一隔离区域，位于第一竖直突出部和第二竖直突出部之间。VFET器件可以包括第二隔离区域，位于第二竖直突出部和第三竖直突出部之间。此外，VFET器件可以包括接触部，位于第一竖直突出部、第二竖直突出部和第三竖直突出部的相应顶面和相应侧壁上。

在一些实施例中，VFET器件可以包括硅化物区域，位于第一竖直突出部、第二竖直突出部和第三竖直突出部的顶面和侧壁上。硅化物区域可以位于接触部与第一竖直突出部、第二竖直突出部和第三竖直突出部之间。此外，接触部可以包括与硅化物区域的位于第一竖直突出部、第二竖直突出部和第三竖直突出部的侧壁上的部分物理接触的部分。

根据一些实施例，第一隔离区域和第二隔离区域可以位于第一竖直突出部、第二竖直突出部和第三竖直突出部的下部之间。接触部的部分可以包括分别朝向第一隔离区域和第二隔离区域突出的第一部分和第二部分。接触部的第一部分可以位于第一竖直突出部的上部和第二竖直突出部的上部之间，以及此外，接触部的第二部分可以位于第二竖直突出部的上部和第三竖直突出部的上部之间。

在一些实施例中，接触部可以从第一竖直突出部的顶面连续延伸到第二竖直突出部的顶面和第三竖直突出部的顶面。