[发明专利]一种具有集成隧穿二极管的超结功率MOSFET

说明书

本发明涉及一种具有集成隧穿二极管的超结功率MOSFET，属于半导体功率器件领域。该MOSFET包括：漏端电极、N型衬底、N型掺杂区、绝缘层Ⅰ、P型掺杂区Ⅰ、P型掺杂区Ⅱ、N+掺杂区Ⅰ、P+掺杂区Ⅰ、栅氧化层、多晶硅栅、源端电极、P+掺杂区Ⅱ、N+掺杂区Ⅱ、绝缘层Ⅱ和浮空电极。本发明在不增加器件的比导通电阻以及漏电流的条件下，能够极大地降低器件的反向恢复电荷，并且不会增加工艺难度。

技术领域

本发明属于半导体功率器件领域，涉及一种具有集成隧穿二极管的超结功率MOSFET。

背景技术

超结MOSFET(SuperJunction Metal-Oxide-Semiconductor Field EffectTransistor)即金属-氧化物-半导体场效应晶体管可以改善传统功率MOSFET器件中击穿电压与比导通电阻之间的矛盾，具有极低的比导通电阻以及极快的开关速度，而被广泛应用于工业、新能源、信息交通等领域。然而超结MOSFET的体二极管具有极大的反向恢复电荷，这将降低应用了超结技术MOSFET的功率变换器的效率以及会增加功率变换器的噪声。

为降低体二极管的反向恢复电荷，通常使用载流子寿命控制技术，如通过金、铂等重金属杂质掺杂来引入有效复合中心或在器件制作的最后进行高能电子辐照等。另一类解决方案是改进器件结构，如集成肖特基二极管或半超结结构等。然而上诉技术在降低体二极管方向恢复电荷的同时，往往会降低器件的稳定性或增加器件的比导通电阻及漏电流。

因此，亟需一种在不增加器件的比导通电阻以及漏电流，保证器件稳定性的条件下，能够极大地降低器件的反向恢复电荷的MOSFET。

发明内容

有鉴于此，本发明的目的在于提供一种具有集成隧穿二极管的超结功率MOSFET，即提出一种新型结构功率MOSFET器件制造技术，该技术在不增加器件的比导通电阻以及漏电流的条件下，能够极大地降低器件的反向恢复电荷；并且不会增加工艺难度。

为达到上述目的，本发明提供如下技术方案：

一种具有集成隧穿二极管的超结功率MOSFET，由多个重复元胞结构相互拼接而成，具体包括：漏端电极(01)、N型衬底(02)、N型掺杂区(03)、绝缘层Ⅰ(04)、P型掺杂区Ⅰ(05)、P型掺杂区Ⅱ(06)、N+掺杂区Ⅰ(07)、P+掺杂区Ⅰ(08)、栅氧化层(09)、多晶硅栅(10)、源端电极(11)、P+掺杂区Ⅱ(12)、N+掺杂区Ⅱ(13)、绝缘层Ⅱ(14)和浮空电极(15)；

所述N型衬底(02)在漏端电极(01)上方；N型掺杂区(03)、绝缘层Ⅰ(04)、P型掺杂区Ⅰ(05)在N型衬底(02)上方；P型掺杂区Ⅱ(06)在N型掺杂区(03)上方；N+掺杂区Ⅰ(07)、P+掺杂区Ⅰ(08)和N+掺杂区Ⅱ(13)在P型掺杂区Ⅱ(06)上方；

所述栅氧化层(09)被N型掺杂区(03)、P型掺杂区Ⅱ(06)和N+掺杂区Ⅰ(07)包围；多晶硅栅(10)被栅氧化层(09)包围；

所述源端电极(11)在N+掺杂区Ⅰ(07)和P+掺杂区Ⅰ(08)上方；P+掺杂区Ⅱ(12)在P型掺杂区Ⅰ(05)上方；浮空电极(15)在P+掺杂区Ⅱ(12)上方；绝缘层Ⅱ(14)在P+掺杂区Ⅰ(08)和N+掺杂区Ⅱ(13)上方；

所述绝缘层Ⅰ(04)将N型掺杂区(03)、P型掺杂区Ⅱ(06)、N+掺杂区Ⅱ(13)与P型掺杂区Ⅰ(05)、P+掺杂区Ⅱ(12)相隔离；绝缘层Ⅱ(14)将源端电极(11)与浮空电极(15)相隔离；