[发明专利]一种具有集成隧穿二极管的超结功率MOSFET有效

专利信息
申请号: 201910373014.0 申请日: 2019-05-06
公开(公告)号: CN110061057B 公开(公告)日: 2020-08-18
发明(设计)人: 李平;郭经纬;林智;胡盛东;唐枋 申请(专利权)人: 重庆大学
主分类号: H01L29/78 分类号: H01L29/78
代理公司: 北京同恒源知识产权代理有限公司 11275 代理人: 赵荣之
地址: 400044 重*** 国省代码: 重庆;50
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 具有 集成 二极管 功率 mosfet
【权利要求书】:

1.一种具有集成隧穿二极管的超结功率MOSFET,其特征在于,包括:漏端电极(01)、N型衬底(02)、N型掺杂区(03)、绝缘层Ⅰ(04)、P型掺杂区Ⅰ(05)、P型掺杂区Ⅱ(06)、N+掺杂区Ⅰ(07)、P+掺杂区Ⅰ(08)、栅氧化层(09)、多晶硅栅(10)、源端电极(11)、P+掺杂区Ⅱ(12)、N+掺杂区Ⅱ(13)、绝缘层Ⅱ(14)和浮空电极(15);

所述N型衬底(02)在漏端电极(01)上方;N型掺杂区(03)、绝缘层Ⅰ(04)、P型掺杂区Ⅰ(05)在N型衬底(02)上方;P型掺杂区Ⅱ(06)在N型掺杂区(03)上方;N+掺杂区Ⅰ(07)、P+掺杂区Ⅰ(08)和N+掺杂区Ⅱ(13)在P型掺杂区Ⅱ(06)上方;

所述栅氧化层(09)被N型掺杂区(03)、P型掺杂区Ⅱ(06)和N+掺杂区Ⅰ(07)包围;多晶硅栅(10)被栅氧化层(09)包围;

所述源端电极(11)在N+掺杂区Ⅰ(07)和P+掺杂区Ⅰ(08)上方;P+掺杂区Ⅱ(12)在P型掺杂区Ⅰ(05)上方;浮空电极(15)在P+掺杂区Ⅱ(12)上方;绝缘层Ⅱ(14)在P+掺杂区Ⅰ(08)和N+掺杂区Ⅱ(13)上方;

所述绝缘层Ⅰ(04)将N型掺杂区(03)、P型掺杂区Ⅱ(06)、N+掺杂区Ⅱ(13)与P型掺杂区Ⅰ(05)、P+掺杂区Ⅱ(12)相隔离;绝缘层Ⅱ(14)将源端电极(11)与浮空电极(15)相隔离;

所述N+掺杂区Ⅰ(07)、P+掺杂区Ⅰ(08)与源端电极(11)相连接;N+掺杂区Ⅱ(13)和P+掺杂区Ⅱ(12)与浮空电极(15)相连接;N型掺杂区(03)、P型掺杂区Ⅱ(06)、N+掺杂区Ⅰ(07)、栅氧化层(09)和多晶硅栅(10)分别作为一个nMOS的漏端、衬底、源端、氧化层和栅电极;N型掺杂区(03)、绝缘层Ⅰ(04)、P型掺杂区Ⅰ(05)共同作为超结的体区;

所述P+掺杂区Ⅰ(08)和N+掺杂区Ⅱ(13)构成一个隧穿二极管,连接源端电极(11)和浮空电极(15)。

2.根据权利要求1所述的一种具有集成隧穿二极管的超结功率MOSFET,其特征在于,所述隧穿二极管与由P+掺杂区Ⅱ(12)、P型掺杂区Ⅰ(05)和N型衬底(02)构成的二极管串联,在超结功率MOSFET体二极管导通时,这两个串联的二极的开启电压为1.4V。

3.根据权利要求2所述的一种具有集成隧穿二极管的超结功率MOSFET,其特征在于,在超结功率MOSFET体二极管导通时,由P+掺杂区Ⅰ(08)、P型掺杂区Ⅱ(06)、N型掺杂区(03)和N型衬底(02)构成的二极管的开启电压为0.7V。

4.根据权利要求1所述的一种具有集成隧穿二极管的超结功率MOSFET,其特征在于,半导体材料包括硅、锗、砷化镓、碳化硅或氮化镓。

5.根据权利要求1所述的一种具有集成隧穿二极管的超结功率MOSFET,其特征在于,绝缘层材料包括二氧化硅、氮化硅或钛酸锶钡。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于重庆大学,未经重庆大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201910373014.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top