[发明专利]电路、电子器件及其形成方法

权利要求书

1.一种电路，包括：

发射极端子、第一基极端子、集电极端子以及衬底端子；

第一晶体管，所述第一晶体管包括发射极、基极和集电极，其中所述第一晶体管的所述发射极耦接到所述发射极端子，

并且所述第一晶体管的所述基极耦接到所述第一基极端子；

第二晶体管，所述第二晶体管包括发射极、基极和集电极，其中所述第二晶体管的所述集电极耦接到所述衬底端子，并且所述基极耦接到所述第一晶体管的所述集电极；以及

部件，所述部件具有整流结、第一端子和第二端子，其中所述第一端子耦接到所述第一晶体管的所述集电极，并且所述第二端子耦接到所述电路的所述集电极端子。

2.根据权利要求1所述的电路，其中所述部件是具有阳极和阴极的pn结二极管，其中所述部件的所述第一端子是所述pn结二极管的所述阴极，并且所述部件的所述第二端子是所述pn结二极管的所述阳极。

3.根据权利要求1所述的电路，其中所述部件是包括发射极、基极和集电极的第三晶体管，其中所述部件的所述第一端子是所述第三晶体管的所述发射极，所述部件的所述第二端子是所述第三晶体管的所述集电极，并且所述第三晶体管的所述基极耦接到所述第三晶体管的所述集电极。

4.根据权利要求1所述的电路，还包括第二基极端子，其中所述部件是包括发射极、基极和集电极的第三晶体管，其中所述部件的所述第一端子是所述第三晶体管的所述发射极，所述部件的所述第二端子是所述第三晶体管的所述集电极，并且所述第三晶体管的所述基极耦接到所述第二基极端子。

5.根据权利要求1所述的电路，还包括第三晶体管，所述第三晶体管具有发射极、集电极和基极，其中：

所述发射极连接到所述电路的所述集电极端子，

所述第三晶体管的所述基极耦接到所述第二晶体管的所述基极，所述第三晶体管的所述集电极耦接到所述电路的所述衬底端子，并且

所述第二晶体管的所述发射极耦接到所述电路的所述第一基极端子。

6.根据权利要求1至5中任一项所述的电路，其中所述第一晶体管的β至少比所述第二晶体管的β高一个数量级。

7.一种电子器件，包括：

发射极端子、第一基极端子以及集电极端子；

衬底，所述衬底具有主表面，并且包括：

第一半导体区域，所述第一半导体区域具有第一导电类型；

第二半导体区域，所述第二半导体区域具有与所述第一导电类型相反的第二导电类型；以及

第三半导体区域，所述第三半导体区域具有第一导电类型，其中所述第二半导体区域设置在所述第一半导体区域和所述第三半导体区域之间；

第一沟槽隔离结构，所述第一沟槽隔离结构从所述主表面延伸穿过所述第三半导体区域并且终止在所述第二半导体区域内，其中：

所述第一沟槽隔离结构具有第一侧和相对的第二侧，

所述第二半导体区域和所述第三半导体区域中的每一者具有沿着所述第一沟槽隔离结构的所述第一侧放置的第一部分，并且

所述第二半导体区域和所述第三半导体区域中的每一者具有沿着所述沟槽隔离结构的所述第二侧放置的第二部分，

在所述第三半导体区域的第一部分内或覆盖所述第三半导体区域的第一部分的第一掺杂区域耦接到所述电子器件的所述第一基极端子；

在所述第三半导体区域的第二部分内或覆盖所述第三半导体区域的第二部分的第二掺杂区域耦接到所述电子器件的所述集电极端子；以及

发射极区域，所述发射极区域具有第二导电类型，其中所述发射极区域放置为到所述主表面比到所述第二半导体区域更靠近，覆盖所述第二半导体区域的第一部分，并且耦接到所述电子器件的所述发射极端子。

8.根据权利要求7所述的电子器件，其中所述第一掺杂区域具有所述第一导电类型，放置为到所述主表面比到所述第二半导体区域更靠近，并且覆盖所述第二半导体区域的第一部分。