[发明专利]存储器结构及其制造方法

说明书

本发明公开一种存储器结构及其制造方法，其中该存储器结构包括基底、存储单元与晶体管。基底包括存储单元区与周边电路区。存储单元位于存储单元区中。晶体管位于周边电路区中。晶体管包括栅极、第一掺杂区、第二掺杂区、第一镍金属硅化物层与第二镍金属硅化物层。栅极位于基底上，且绝缘于基底。第一掺杂区与第二掺杂区位于栅极两侧的基底中。第一镍金属硅化物层位于第一掺杂区的整个顶面上，且第二镍金属硅化物层位于第二掺杂区的整个顶面上。

技术领域

本发明涉及一种半导体结构及其制造方法，且特别是涉及一种存储器结构及其制造方法。

背景技术

目前常见的数据处理方式是通过位于不同芯片上的存储器与处理器来进行数据处理。然而，在进行大量数据处理时，数据在各种存储器和处理器之间来回移动需要花费许多能量和时间。

因此，逐渐发展出一种将存储器和处理器整合在同一个芯片上的存储器结构。然而，要将存储器和处理器有效地整合在同一个芯片上，必须要能够改善周边电路区中的晶体管效能。

发明内容

本发明提供一种存储器结构及其制造方法，其可具有较佳的电性表现。

本发明提出一种存储器结构，包括基底、存储单元与晶体管。基底包括存储单元区与周边电路区。存储单元位于存储单元区中。晶体管位于周边电路区中。晶体管包括栅极、第一掺杂区、第二掺杂区、第一镍金属硅化物层与第二镍金属硅化物层。栅极位于基底上，且绝缘于基底。第一掺杂区与第二掺杂区位于栅极两侧的基底中。第一镍金属硅化物层位于第一掺杂区的整个顶面上，且第二镍金属硅化物层位于第二掺杂区的整个顶面上。

依照本发明的一实施例所述，在上述存储器结构中，晶体管的栅极可包括掺杂多晶硅层、金属层、硬掩模层与栅介电层。金属层位于掺杂多晶硅层上。硬掩模层位于金属层上。栅介电层位于掺杂多晶硅层与基底之间。

依照本发明的一实施例所述，在上述存储器结构中，晶体管的栅极可包括掺杂多晶硅层、第三镍金属硅化物层与栅介电层。第三镍金属硅化物层位于掺杂多晶硅层上。栅介电层位于掺杂多晶硅层与基底之间。

依照本发明的一实施例所述，在上述存储器结构中，栅极可直接接触第三镍金属硅化物层与介电层。

依照本发明的一实施例所述，在上述存储器结构中，第一镍金属硅化物层与第二镍金属硅化物层可含有铝。

依照本发明的一实施例所述，在上述存储器结构中，第一镍金属硅化物层与第二镍金属硅化物层例如是自对准金属硅化物层。

本发明提出一种存储器结构的制造方法，包括以下步骤。提供基底。基底包括存储单元区与周边电路区。在存储单元区中形成存储单元。在周边电路区中形成晶体管。晶体管包括栅极、第一掺杂区、第二掺杂区、第一镍金属硅化物层与第二镍金属硅化物层。栅极位于基底上，且绝缘于基底。第一掺杂区与第二掺杂区位于栅极两侧的基底中。第一镍金属硅化物层位于第一掺杂区上，且第二镍金属硅化物层位于第二掺杂区上。形成覆盖第一镍金属硅化物层与第二镍金属硅化物层的介电层。在介电层中形成暴露出第一镍金属硅化物层的第一开口与暴露出第二镍金属硅化物层的第二开口。在第一开口与第二开口中分别形成第一接触窗与第二接触窗。

依照本发明的一实施例所述，在上述存储器结构的制造方法中，存储单元的形成方法可包括以下步骤。在基底中形成埋入式导体结构。在埋入式导体结构的一侧的基底上形成第三接触窗。形成耦接于第三接触窗的导线。在形成导线之后，在埋入式导体结构的另一侧的基底上形成第四接触窗。

依照本发明的一实施例所述，在上述存储器结构的制造方法中，晶体管的形成方法可包括在形成第四接触窗之后，在第一掺杂区与第二掺杂区上分别形成第一镍金属硅化物层与第二镍金属硅化物层。