[发明专利]一种像素内PPD pinning电压的测量方法

说明书

本发明公开一种像素内PPD pinning电压的测量方法，在4T像素结构上实现，在像素PPD远离FD节点一侧TD节点位置n+掺杂以改变像素内电势分布，设置M1管作为电荷注入选通管，pinning电压测试过程中，在电荷注入阶段，M1管选通，通过在TD节点注入电荷，调节注入电压V_inj测量输出电压V_out，得到V_out‑V_inj曲线并从中提取pinning电压，通过注入电压V_inj实现测量pinnig电压V_pin。本发明克服了JFET PPD测试结构存在的问题，pinnig电压测试过程中，在TD节点注入电荷来提取pinning电压，相比从FD节点注入，测试过程中不会受到TG电压影响。

技术领域

本发明涉及集成电路技术领域，特别是涉及一种像素内PPD pinning电压的测量方法。

背景技术

像素PPD内pinning电压通常定义为PPD在完全耗尽情况下的最大电势，是体现CMOS图像传感器像素性能的重要参数之一。提取pinnig电压为正确调节传输栅电势、FD节点以优化满阱容量与电荷转移效率提供参考。

已有的提取pinnig电压的方法主要包括利用隔离的JFET PPD测试结构和从FD节点注入电荷的像素内测试方法。JFET PPD测试方法采用隔离测试结构，但该结构与实际像素结构相差较大，降低了测试结果的可靠性；从FD节点注入电荷的方法，测试结果易受到TG电压的影响。

发明内容

本发明的目的是针对现有技术中存在的技术缺陷，而提供一种像素内PPDpinning电压的测量方法，该测试方法在电荷注入过程中不会受到TG电压的影响，且在设计的时序下，该像素结构可以像正常4T像素一样工作。

为实现本发明的目的所采用的技术方案是：

一种像素内PPD pinning电压的测量方法，在4T像素结构上实现，在像素PPD远离FD节点一侧TD节点位置n+掺杂以改变像素内电势分布，设置M1管作为电荷注入选通管，M2管为FD节点的复位管RST，M3管为源级跟随器SF，M4管为像素选通管SEL；M1管的源端接TD节点，漏端接V_DD电源；M2管的源端接FD节点与M3管栅极，漏端接电源电压V_DD，M3管的漏端接电源VDD，源端接M4管的漏端；

pinning电压测试过程中，在电荷注入阶段，M1管选通，通过在TD节点注入电荷，调节注入电压V_inj测量输出电压V_out，得到V_out-V_inj曲线并从中提取pinning电压，通过注入电压V_inj实现测量pinnig电压V_pin。

当输出电压V_out恰好为0时所对应的注入电压V_inj即为pinnig电压V_pin。

与现有技术相比，本发明的有益效果是：

本发明克服了JFET PPD测试结构存在的问题；且在pinnig电压测试过程中，在远离FD节点一侧的TD节点进行电荷注入，通过调节注入电压V_inj并测量相应的输出，得到V_out-V_inj曲线，并从中提取pinning电压，相比于从FD节点进行注入的方法，该像素测试结构在测试过程中不会受到TG电压的影响。

附图说明

图1所示为像素测试结构；

图2所示为电势分布示意图；

图3所示为pinnig电压测试时序，其中，V_inj为pinnig电压测试过程中，电荷注入阶段的注入电压；