[发明专利]存储器验证电路以及验证方法

权利要求书

1.一种存储器验证电路，用于验证存储器抗单粒子翻转特性，具体为：利用单粒子效应产生的辐照源，辐照所述存储器验证电路，其特征在于，包括行译码器、列译码器以及存储阵列，所述存储阵列包括呈阵列排布的存储单元，所述呈阵列排布的存储单元被划分为两个以上存储区域，属于相同存储区域的存储单元相同，属于不同存储区域的存储单元不同；

属于不同存储区域的存储单元的电路结构不同；或者，属于不同存储区域的存储单元的电路结构相同、尺寸不同；

所述行译码器用于对行地址信号进行译码，以选通所述存储阵列的一行存储单元；

所述列译码器用于对列地址信号进行译码，以选通所述存储阵列的一列存储单元。

2.根据权利要求1所述的存储器验证电路，其特征在于，还包括读取电路和控制电路；

所述读取电路用于读取每个存储单元存储的数据；

所述控制电路用于向所述列译码器和所述读取电路提供读写控制信号。

3.根据权利要求1所述的存储器验证电路，其特征在于，每个所述存储区域中的存储单元数量均相同。

4.一种存储器验证电路，用于验证存储器抗单粒子翻转特性，具体为：利用单粒子效应产生的辐照源，辐照所述存储器验证电路，其特征在于，包括块译码器和两个以上存储模块，每个存储模块包括行译码器、列译码器以及存储阵列，每个存储阵列包括呈阵列排布的存储单元，属于相同存储阵列的存储单元相同，属于不同存储阵列的存储单元不同；

属于不同存储区域的存储单元的电路结构不同；或者，属于不同存储区域的存储单元的电路结构相同、尺寸不同；

所述块译码器用于对块地址信号进行译码，以选通一个存储模块中的行译码器和列译码器；

所述行译码器用于对行地址信号进行译码，以选通所述行译码器所在存储模块中的存储阵列的一行存储单元；

所述列译码器用于对列地址信号进行译码，以选通所述列译码器所在存储模块中的存储阵列的一列存储单元。

5.根据权利要求4所述的存储器验证电路，其特征在于，还包括读取电路和控制电路；

所述读取电路用于读取每个存储单元存储的数据；

所述控制电路用于向所述列译码器和所述读取电路提供读写控制信号。

6.根据权利要求4所述的存储器验证电路，其特征在于，所述每个存储阵列中的存储单元数量均相同。

7.一种存储器验证方法，应用于权利要求1至6任一项所述的存储器验证电路，其特征在于，包括：

对所述存储阵列写满验证数据；

单粒子入射所述存储阵列；

读取每个存储单元存储的数据；

根据写入所述每个存储单元的数据和从所述每个存储单元读出的数据，确定发生错误的存储单元；

根据发生错误的存储单元对应的地址，获得每种存储单元中发生错误的存储单元的数量。

8.根据权利要求7所述的存储器验证方法，其特征在于，所述验证数据为十六进制数据55AA。