[发明专利]切割鳍隔离区域及其形成方法

说明书

本公开涉及切割鳍隔离区域及其形成方法。一种方法包括形成彼此平行并且突出高于隔离区域的顶表面的第一半导体鳍和第二半导体鳍。隔离区域包括在第一半导体鳍和第二半导体鳍之间的部分。该方法还包括形成跨第一半导体鳍和第二半导体鳍上方的栅极堆叠，刻蚀栅极堆叠的一部分以形成开口，其中，隔离区域的该部分、第一半导体鳍和第二半导体鳍暴露于开口，刻蚀第一半导体鳍、第二半导体鳍和隔离区域的该部分，以将开口延伸到隔离区域下方的半导体衬底的主体部分中，以及用电介质材料填充开口以形成切割鳍隔离区域。

技术领域

本公开总体涉及一种切割鳍隔离区域及其形成方法。

背景技术

集成电路(IC)材料和设计的技术进步已经产生了几代IC，其中每一代都具有比上一代更小和更复杂的电路。在IC演进的过程中，功能密度(例如，每芯片面积的互连器件的数目)通常增加，而几何尺寸减小。这种缩小过程通常通过提高生产效率和降低相关成本来提供益处。

这种缩小也增加了处理和制造IC的复杂性，并且为了实现这些进步，需要IC处理和制造中的类似发展。例如，已经引入鳍式场效应晶体管(FinFET)来代替平面晶体管。正在开发FinFET的结构和制造FinFET的方法

发明内容

根据本公开的一个实施例，提供了一种用于半导体工艺的方法，包括形成彼此平行并且突出高于隔离区域的顶表面的第一半导体鳍和第二半导体鳍，其中，隔离区域包括：第一部分，该第一部分在第一半导体鳍和第二半导体鳍之间；形成跨第一半导体鳍和第二半导体鳍上方的栅极堆叠；刻蚀栅极堆叠的第一部分以形成开口，其中，隔离区域的第一部分、第一半导体鳍和第二半导体鳍暴露于开口；刻蚀第一半导体鳍、第二半导体鳍和隔离区域的第一部分，以将开口延伸到隔离区域下方的半导体衬底的主体部分中；以及用电介质材料填充开口以形成切割鳍隔离区域。

根据本公开的另一实施例，提供了一种用于半导体工艺的方法，包括：形成彼此平行并且突出高于隔离区域的顶表面的第一半导体鳍和第二半导体鳍，其中，隔离区域延伸到半导体衬底中，并且隔离区域包括底表面；形成跨第一半导体鳍和第二半导体鳍上方的栅极堆叠；以及用附加隔离区替换栅极堆叠的一部分，其中，附加隔离区域还包括穿过第一半导体鳍和第二半导体鳍的部分，并且附加隔离区域延伸低于隔离区域的底表面。

根据本公开的又一实施例，提供了一种半导体器件，包括：第一半导体鳍和第二半导体鳍，该第一半导体鳍和第二半导体鳍彼此平行并且突出高于浅沟槽隔离(STI)区域的顶表面；第一栅极堆叠和第二栅极堆叠，该第一栅极堆叠和第二栅极堆跨第一半导体鳍和第二半导体鳍上方；第一隔离区域和第二隔离区域，该第一隔离区域和第二隔离区域平行于第一半导体鳍和第二半导体鳍，其中，第一半导体鳍和第二半导体鳍在第一隔离区域和第二隔离区域之间，并且第一隔离区域和第二隔离区域都穿过第一栅极堆叠和第二栅极堆叠；以及第三隔离区域，第三隔离区域在第一栅极堆叠和第二栅极堆叠之间，其中，第三隔离区域具有接触第一隔离区域的第一端和接触第二隔离区域的第二端，并且第一半导体鳍和第二半导体鳍之间的STI区域的一部分被第三隔离区域贯穿。

附图说明

在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式中最佳地理解本公开的各个方面。应当注意，根据行业的标准做法，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意增大或减小。

图1至4、5A、5B、6A、6B、7A、7B、8A、8B、9、10、11A至11C、12A至12C、13A至13C、14A至14C、15A至15C、16A至16C、17A至17C以及18示出了根据一些实施例的Fin场效应晶体管(FinFET)的形成中的中间阶段的透视图、顶视图和横截面图。

图19示出了根据一些实施例的p型FinFET的横截面图。

图20示出了根据一些实施例的用于形成n型FinFET的工艺流程。

具体实施方式