[发明专利]VDMOSFET及其制备方法和半导体器件有效
| 申请号： | 201910232600.3 | 申请日： | 2019-03-26 |
| 公开（公告）号： | CN111755511B | 公开（公告）日： | 2022-05-13 |
| 发明（设计）人： | 李俊俏;李永辉;周维 | 申请（专利权）人： | 比亚迪股份有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336;H01L29/06 |
| 代理公司： | 北京清亦华知识产权代理事务所(普通合伙) 11201 | 代理人： | 赵天月 |
| 地址： | 518118 广东省*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | vdmosfet 及其 制备 方法 半导体器件 | ||
1.一种VDMOSFET，其特征在于，包括：
第一导电类型重掺杂衬底；
第一导电类型轻掺杂漂移层，所述第一导电类型轻掺杂漂移层设置在所述第一导电类型重掺杂衬底的上表面上；
功能掺杂层，所述功能掺杂层设置在所述第一导电类型轻掺漂移层的上表面上，且包括第一掺杂区和位于所述第一掺杂区外侧的第二掺杂区，其中，所述第二掺杂区包括第二导电类型轻掺杂阱区、第二导电类型重掺杂接触区和第一导电类型重掺杂源极区，所述第二导电类型重掺杂接触区和所述第一导电类型重掺杂源极区设置在所述第二导电类型轻掺杂阱区位于外侧的部分上表面上，所述第二导电类型重掺杂接触区位于所述第一导电类型重掺杂源极区的外侧，且所述第二导电类型重掺杂接触区的上表面、所述第一导电类型重掺杂源极区的上表面和所述第二导电类型轻掺杂阱区未被所述第二导电类型重掺杂接触区和所述第一导电类型重掺杂源极区覆盖的上表面平齐；所述第一掺杂区包括第二导电类型轻掺杂区和第一导电类型轻掺杂区，所述第一导电类型轻掺杂区设置在所述第二导电类型轻掺杂区的外侧；
栅氧化层，所述栅氧化层设置在所述功能掺杂层的上表面上，且覆盖所述第一掺杂区的上表面、所述第二导电类型轻掺杂阱区未被所述第二导电类型重掺杂接触区和所述第一导电类型重掺杂源极区覆盖的上表面和部分所述第一导电类型重掺杂源极区的上表面；
栅极，所述栅极设置在所述栅氧化层的上表面上；
源极，所述源极设置在所述功能掺杂层的上表面上，且覆盖所述第二导电类型重掺杂接触区的上表面和部分所述第二导电类型重掺杂源极区的上表面；
漏极，所述漏极设置在所述衬底的下表面上；
所述第二导电类型轻掺杂区的掺杂浓度为2×1013cm-3～3×1013cm-3；
所述第一导电类型轻掺杂区的掺杂浓度为1.5×1013cm-3～2.5×1013cm-3。
2.根据权利要求1所述的VDMOSFET，其特征在于，所述功能掺杂层还包括：
重叠区，所述重叠区设置在所述第一掺杂区和所述第二掺杂区之间，由所述第一掺杂区和所述第二掺杂区重叠形成。
3.根据权利要求2所述的VDMOSFET，其特征在于，所述重叠区的宽度为0.5～0.8微米。
4.根据权利要求1所述的VDMOSFET，其特征在于，沟道长度为0.5～0.8微米。
5.根据权利要求1所述的VDMOSFET，其特征在于，所述第一掺杂区的宽度为2～5微米。
6.根据权利要求1所述的VDMOSFET，其特征在于，满足以下条件的至少之一：
所述第一导电类型重掺杂衬底的掺杂浓度为1.0×1018cm-3～1.0×1019cm-3；
所述第一导电类型轻掺杂漂移层的掺杂浓度为1.0×1015cm-3～1.0×1016cm-3；
所述第一导电类型轻掺杂漂移层的厚度为10～12微米；
所述第二导电类型轻掺杂阱区的掺杂浓度为2.0×1013cm-3～3.0×1013cm-3；
所述第二导电类型重掺杂接触区的掺杂浓度为1.0×1016cm-3～2.0×1016cm-3；
所述第一导电类型重掺杂源极区的掺杂浓度为2.0×1015cm-3～4.0×1015cm-3；
所述栅氧化层的厚度为0.045～0.08微米。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于比亚迪股份有限公司，未经比亚迪股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910232600.3/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
